Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

集成功能和可测试性设计(dft)时钟递送架构 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:高通股份有限公司

摘要:本公开的一方面涉及一种集成电路IC。该IC包括:第一组测试时钟控制器TCC,该第一组测试时钟控制器TCC分别包括第一组时钟输出端;和第一组功能核,该第一组功能核包括分别耦合到该第一组TCC的该第一组时钟输出端的第一组时钟输入端。

主权项:1.一种集成电路IC,所述集成电路IC包括:第一组测试时钟控制器TCC,所述第一组测试时钟控制器TCC分别包括第一组时钟输出端;和第一组功能核,所述第一组功能核包括分别耦合到所述第一组TCC的所述第一组时钟输出端的第一组时钟输入端。

全文数据:

权利要求:

百度查询: 高通股份有限公司 集成功能和可测试性设计(dft)时钟递送架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。