Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

利用低压器件实现耐高压的输入缓冲器及工作方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:中科亿海微电子科技(苏州)有限公司

摘要:利用低压器件实现耐高压的输入缓冲器及工作方法,能够在高压环境中保证晶体管工作在安全的电压范围内,避免传统设计翻转点静态固定造成逻辑判断错误,提供良好的噪声裕度,有效地消除信号抖动,提高系统稳定性。堆叠单元通过堆叠原理降低晶体管的源漏电压;第一级电压钳位单元对堆叠单元的每个晶体管分别进行电压钳位,限制电压处在安全范围内;栅源电压调节单元对晶体管偏置,提高栅源电压;通过调整尺寸来调节第一级电路的迟滞电压;逻辑比较结果输入至电平转换电路,第二级电压钳位单元将高电平信号转换为芯片电压下的内部信号,使能控制单元在电路关断时利用使能信号阻止外部扰动对内部电路的影响,关断控制单元在电平转换期间关闭漏电通道。

主权项:1.利用低压器件实现耐高压的输入缓冲器,其特征在于:其包括作为第一级电路的耐高压迟滞比较电路和作为第二级电路的电平转换电路;耐高压迟滞比较电路包括堆叠单元、第一级电压钳位单元、栅源电压调节单元、迟滞调节单元;堆叠单元通过堆叠原理降低晶体管的源漏电压;第一级电压钳位单元对堆叠单元的每个晶体管分别进行电压钳位,限制电压处在安全范围内;栅源电压调节单元对晶体管分别用芯片高电源电压VDD_H和芯片低电源电压VDD_L进行偏置,同时对电压钳位后的堆叠单元提高栅源电压,增强电压上、下拉能力;通过调整迟滞调节单元的尺寸来调节第一级电路的迟滞电压;电平转换电路包括第三级电压钳位单元、使能控制单元、关断控制单元,逻辑比较结果输入至电平转换电路,第三级电压钳位单元将高电平信号转换为芯片电压VDD_H下的内部信号,使能控制单元在电路关断时利用使能信号阻止外部扰动对内部电路的影响,关断控制单元在电平转换期间关闭漏电通道;所述堆叠单元包括:第一NMOS晶体管(MN1)、第二NMOS晶体管(MN2)、第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2);所述第一级电压钳位单元包括:第四NMOS晶体管(MN4)、第四PMOS晶体管(MP4);所述栅源电压调节单元包括:第三NMOS晶体管(MN3)、第三PMOS晶体管(MP3);第二级电压钳位单元包括:第五NMOS晶体管(MN5)、第五PMOS晶体管(MP5);所述迟滞调节单元包括:第六NMOS晶体管(MN6)、第六PMOS晶体管(MP6);输入电压接第四NMOS晶体管的漏极、第四PMOS晶体管的源极、第三NMOS晶体管的栅极、第三PMOS晶体管的栅极,第四NMOS晶体管的源极接第三NMOS晶体管的源极、第五PMOS晶体管的栅极、第一NMOS晶体管的栅极,第四NMOS晶体管的栅极接第三NMOS晶体管的漏极、第五PMOS晶体管的源极、第二NMOS晶体管的栅极且电平为VDD_H,第四PMOS晶体管的漏极接第三PMOS晶体管的源极、第五NMOS晶体管的栅极、第一PMOS晶体管的栅极,第四PMOS晶体管的栅极接第三PMOS晶体管的漏极、第五NMOS晶体管的源极、第二PMOS晶体管的栅极且电平为VDD_L,第五PMOS晶体管的漏极接第一NMOS晶体管的漏极、第二NMOS晶体管的源极、第六NMOS晶体管的源极,第一NMOS晶体管的源极接地,第二NMOS晶体管的漏极接第二PMOS晶体管的漏极、第六NMOS晶体管的栅极、第六PMOS晶体管的栅极,第五NMOS晶体管的漏极接第一PMOS晶体管的漏极、第二PMOS晶体管的源极、第六PMOS晶体管的源极,第一PMOS晶体管的源极接信号电平OVDD,第六PMOS晶体管的漏极接VDD_L,第六NMOS晶体管的漏极接VDD_H;所述第三级电压钳位单元包括:第七NMOS晶体管(MN7)、第九NMOS晶体管(MN9)、第九PMOS晶体管(MP9);所述使能控制单元包括:第七PMOS晶体管(MP7)、第十NMOS晶体管(MN10)、第八PMOS晶体管(MP8);所述关断控制单元包括:第十PMOS晶体管(MP10)、第八NMOS晶体管(MN8)、第十一PMOS晶体管(MP11);第六NMOS晶体管的栅极接第七NMOS晶体管的漏极,第十NMOS晶体管的栅极、第七PMOS晶体管的栅极接OE_N,第十NMOS晶体管的源极接地,漏极接第七PMOS晶体管的漏极、第七NMOS晶体管的栅极,VDD_H接第七、八、九、十、十一PMOS晶体管的源极,第七NMOS晶体管的源极接第八PMOS晶体管的漏极、第十PMOS晶体管的漏极、第九NMOS晶体管的栅极、第九PMOS晶体管的栅极,第八PMOS晶体管的栅极接OE_P,第十PMOS晶体管的栅极接第十一PMOS晶体管的漏极、第八NMOS晶体管的源极,第十一PMOS晶体管的栅极接第八NMOS晶体管的栅极、第六NMOS晶体管的源极,第八NMOS晶体管的漏极接输出端,第九NMOS晶体管的漏极、第九PMOS晶体管的漏极接输出端,第九NMOS晶体管的源极接地。

全文数据:

权利要求:

百度查询: 中科亿海微电子科技(苏州)有限公司 利用低压器件实现耐高压的输入缓冲器及工作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。