买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
摘要:本发明公开了一种DDR主机低延迟小面积读数据通路,属于DDR主机读数据通路技术领域,该读数据通路通过计算出实际采样点的DQS和PHY_CLK的相位关系,先在DQS时钟域将DQ扩展成到4倍UI,利用计算出的实际采样点的DQS延迟信息,选择PHY_CLK的某个合适的上升沿,对这个被扩大到4倍UI的DQ进行采样,直接产生dfi_rddata和dfi_rddata_valid信号,从而将DQS与PHY_CLK跨时钟域延迟降到最低,以及在DQS时钟域完成串并转化,不采用FIFO,最终达到最小延迟和面积占用。
主权项:1.一种DDR主机低延迟小面积读数据通路,其特征在于,该读数据通路通过计算出实际采样点的DQS和PHY_CLK的相位关系,先在DQS时钟域将DQ扩展成到4倍UI,利用计算出的实际采样点的DQS延迟信息,选择PHY_CLK的某个合适的上升沿,对这个被扩大到4倍UI的DQ进行采样,直接产生dfi_rddata和dfi_rddata_valid信号,从而将DQS与PHY_CLK跨时钟域延迟降到最低,以及在DQS时钟域完成串并转化,最终达到最小延迟和面积占用。
全文数据:
权利要求:
百度查询: 灿芯半导体(苏州)有限公司 一种DDR主机低延迟小面积读数据通路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。