买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

摘要：本发明公开了一种用于NFC芯片的时钟相位自校准电路及校准方法，所述自校准电路包括RX时钟提取电路、时钟延迟电路、相位比较电路、数字逻辑电路、采样时钟选择电路、四相时钟生成电路、采样电路；本发明通过从天线上恢复RX信号的时钟，再结合芯片内部产生的多路连续相位时钟信号，通过触发器判断恢复的RX信号时钟和内部多路连续相位延迟信号时钟的相位差，从多路连续时钟信号中选出满足相位差值的时钟信号，确定此时钟信号为接收时钟信号，如此无需判断采样到的场强码值大小，简化了现有方案中的数字逻辑，缩短了调整时间。

主权项：1.一种用于NFC芯片的时钟相位自校准电路，其特征在于：包括RX时钟提取电路、时钟延迟电路、相位比较电路、数字逻辑电路、采样时钟选择电路、四相时钟生成电路、采样电路；其中，RX时钟提取电路、时钟延迟电路均接于相位比较电路，向相位比较电路输出CLKRX、CLKD0、CLKD1、……、CLKD7信号，相位比较电路、数字逻辑电路、采样时钟选择电路、四相时钟生成电路、采样电路依次连接；RX时钟提取电路从RX信号中恢复RX时钟，并将其传输给相位比较电路；时钟延迟电路根据PCD主时钟信号生成7路连续相位延迟的时钟信号，此时钟信号也传输给相位比较电路，由相位比较电路进行比较；相位比较电路比较7路连续相位延迟的时钟信号和从RX信号中提取时钟的相位，并将比较结果输出给数字逻辑电路；数字逻辑电路根据相位比较器输出的比较结果选择出最接近RX提取时钟相位的第n路相位延迟信号，输出给采样时钟选择电路；采样时钟选择电路根据第n路相位延迟信号产生CLK_I、CLK_Q信号并传输给四相时钟生成电路；四相时钟生成电路根据选择出的目标相位信号生成CLK1～CLK4的采样时钟信号，并将CLK1～CLK4信号输出给采样电路；采样电路根据采样时钟信号去除载波，分离出I路和Q路信号；所述时钟延迟电路包括反相器和电容，反相器串联后再并联电容，时钟信号从反相器间获取；CLKPCD为起始信号，为PCD的时钟信号，此信号经过反相器和电容进行相位延迟得到0延迟的信号CLKD0，延迟td的信号CLKD1，延迟2td的信号CLKD2……以此类推，延迟7td的信号CLKD7；所述采样时钟选择电路由D触发器、数据选择器、缓冲器和反相器构成；CLKD0～CLKD7分成四组被数据选择器处理，根据二进制码值C0选择结果；处理后的信号减少一半，为四个，这四个信号再分成两组被数据选择器处理，根据二进制码值C1选择结果；再处理后产生两个信号，这两个信号被数据选择器处理，根据二进制码值C2选择结果；最后得到的信号经过缓冲器BUF1得到目标延迟相位的CLKDn；CLKDn通过反相器得到反向的CLKDn，两个信号通过MU2X18数据选择器处理，根据二进制码值a0选择结果，处理后的信号经过D触发器DFF2生成CLK_I，另一路经过反相器，再通过D触发器DFF1生成CLK_Q。

全文数据：

权利要求：

百度查询： 中云信安(深圳)科技有限公司 一种用于NFC芯片的时钟相位自校准电路及校准方法