买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：拓尔微电子股份有限公司

摘要：本发明提供了一种P型VDMOS的high‑side高速驱动电路，驱动电路芯片内部电路设计简单，不仅面积小而且还有很小的待机电流，驱动管的开启时具有很快的上升时间和较好的压摆率，根据不同的电路需求灵活VDMOS管的栅极电压，得到不同的输出电压。适用于各种各样的P型VDMOS器件，起到减小面积，降低成本的效果。本发明的VDMOS管的栅极电压在5V‑12V之间根据电路需求进行调整；在电路设计时对电流进行有效地温度补偿，不需要特殊的高压工艺跟额外的Mask，并且使用过程安全可靠，不仅节约成本，还大大减少了研发周期。

主权项：1.一种P型VDMOS的high-side高速驱动电路，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON，其特征在于：所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压；所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极；其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用；所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极；其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管；所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极；其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流；所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极；其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断；所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极；其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。

全文数据：一种P型VDMOS的high-side高速驱动电路及其驱动方法技术领域本发明涉及电路领域，尤其是一种高压VDMOS驱动电路。背景技术新世纪随着科技不断地发展，家用电器不断地小型化集成化，也就加大了对芯片的需求。目前大量的电子产品中都需要采用驱动芯片来工作，对芯片的面积要求也是越小越好，成本越低越好。目前绝大多数驱动芯片中的电路设计所采用的工艺为CMOS工艺，如图1所示：电路通过Reference电路将输入的VCC电压转换成VCC-5V的电路内部工作电压，通过LevelShift电路将VCC电压转换成电路中可以切换的不同工作电压，进一步驱动Drive电路产生驱动MOS管栅极的电压，MOS管开启，电路开始工作。这种电路目前存在一些缺点：内部电路比较复杂，功率管开启时间过长，并且对MOS驱动管必须采用高栅压的工艺，就会导致芯片占用的面积过大，造成芯片的待机电流很大，在流片时还需要额外的Mask，增加了芯片的设计成本。发明内容为了克服现有技术的不足，本发明提供一种驱动电压可调的P型VDMOS的high-side高速驱动电路，驱动电路芯片内部电路设计简单，对MOS管的工艺无特殊要求，不仅面积小而且还有很小的待机电流，驱动管的开启时具有很快的上升时间和较好的压摆率，可以根据不同的电路需求灵活VDMOS管的栅极电压，可以得到不同的输出电压。可以很好地适用于各种各样的P型VDMOS器件，起到减小面积，降低成本的效果。本发明解决其技术问题所采用的技术方案是：一种P型VDMOS的high-side高速驱动电路，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON。所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压。所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极。其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用。所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极。其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管。所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极。其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流。所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极。其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断。所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极。其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。所述P型VDMOS的high-side高速驱动电路的驱动方法为：当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：I＝I1+I21由于MOS管PM7支路导通，MOS管PM10的栅极电压为：U＝IR12通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压。相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。本发明的有益效果在于：1.本发明的VDMOS管的栅极电压可以在5V-12V之间根据电路需求进行调整。2.本发明的适用于各种类型P型VDMOS的高压驱动电路，可根据需求改变电路中功率管栅极的驱动电压，驱动管具有比MOS工艺器件更快的上升时间，从而使得输出电压不仅灵活可控，而且具有很好的压摆率。3.本发明电路中在电路设计时对电流进行有效地温度补偿，所以本发明电路中的电流与温度无关。4.本发明实现电路简单，适用于各种高压MOS工艺中的驱动电路，不需要特殊的高压工艺跟额外的Mask，并且使用过程安全可靠，不仅节约成本，还大大减少了研发周期。附图说明图1为传统CMOS工艺高压驱动电路示意图。图2为本发明的一种驱动电压可调的P型VDMOS的high-side高速驱动电路示意图。具体实施方式下面结合附图和实施例对本发明进一步说明。一种P型VDMOS的high-side高速驱动电路，如图2所示，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON。所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压。所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极。其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用。所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极。其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管。所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极。其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流。所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极。其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断。所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极。其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。所述P型VDMOS的high-side高速驱动电路的驱动方法为：当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：I＝I1+I21由于MOS管PM7支路导通，MOS管PM10的栅极电压为：U＝IR12通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压。相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。综上，本发明提出了一种驱动电压可调的P型VDMOS的high-side高速驱动电路，实现方法简单，可适用于高压MOS工艺，并且具有高输入阻抗、开关速度快、负温度系数、高可靠性等一系列的优点。

权利要求：1.一种P型VDMOS的high-side高速驱动电路，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON，其特征在于：所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压；所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极；其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用；所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极；其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管；所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极；其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流；所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极；其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断；所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极；其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。2.一种利用权利要求1所述P型VDMOS的high-side高速驱动电路的驱动方法，其特征在于包括下述步骤：当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：I＝I1+I21由于MOS管PM7支路导通，MOS管PM10的栅极电压为：U＝IR12通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压；相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。

百度查询： 拓尔微电子股份有限公司 一种P型VDMOS的high-side高速驱动电路及其驱动方法