买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：杭州士兰微电子股份有限公司

摘要：本申请公开了理想二极管及其控制电路。该理想二极管包括：晶体管，所述晶体管的第一端接收输入电压，第二端提供输出电压；以及控制电路，与所述晶体管相连接，采用所述晶体管的第一端和第二端之间的电压降供电，并且向所述晶体管的控制端提供控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。该理想二极管中的晶体管处于持续导通状态，从而可以实现晶体管及其控制电路的单片集成，并且可以去除使得晶体管的间隙式导通所需的大电容，减少外围元件的数量。

主权项：1.一种理想二极管，其中，包括：晶体管，所述晶体管的第一端接收输入电压，第二端提供输出电压；以及控制电路，与所述晶体管相连接，所述控制电路包括供电模块和运算放大器，所述供电模块采用所述晶体管的第一端和第二端之间的电压降作为自身的供电电压，并且在多个时钟周期中收集能量产生所述控制电路的内部供电电压，所述运算放大器与所述供电模块相连接以获得所述内部供电电压，并且向所述晶体管的控制端提供控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。

全文数据：理想二极管及其控制电路技术领域本发明涉及半导体技术，更具体地，涉及理想二极管及其控制电路。背景技术肖特基二极管是利用金属与半导体之间的接触特性形成的二极管，由于接触界面存在的肖特基垫垒产生整流效果。如图1所示，肖特基二极管D1在正向导通时，电流从阳极端流向阴极端，从而在阳极端接收输入电压VIN，在阴极端提供输出电压VOUT。肖特基二极管具有非对称导电特性，在正向导通状态时的电阻远小于反向导通状态时的电阻。然而，肖特基二极管在正向导通时仍然存在着明显的电阻，二极管损耗很大，从而降低转换效率。同时，肖特基二极管在工作时的发热非常严重，需要进行散热处理，从而导致应用成本增大。为了进一步降低整流器件的损耗，可以采用理想二极管替代肖特基二极管。图2示出间歇式工作的理想二极管的示意性电路图，其中未示出控制电路。图3示出间歇式工作的理想二极管的详细电路图。理想二极管200包括晶体管Q1以及晶体管Q1的控制电路。控制电路包括振荡器OSC、电荷泵CP、带隙基准模块BG、比较器COMP、驱动模块DRV、电阻R1和R2、电容C1。晶体管Q1和控制电路的主要部分例如形成芯片210，电容C1则是芯片210的外围元件。在芯片210的内部，晶体管Q1的源极和漏极分别连接至芯片210的输入端VIN和输出端VOUT。在芯片210的外部，电容C1的两端分别连接至芯片210的电容正端CP+和电容负端CP-。在晶体管Q1的截止状态，由于晶体管Q1的体二极管，电流仍然可以从芯片210的输入端VIN流向输出端VOUT。晶体管Q1的体二极管上的电压降产生内部供电电压，使得振荡器OSC和电荷泵CP工作，在芯片210的电容正端CP+和电容负端CP-之间产生充电电压，对电容C1进行充电。芯片210内部的比较器COMP、带隙基准模块BG和驱动模块DRV均获得内部供电电压开始工作。在电容C1的充电期间，电阻R1和R2组成分压网络，用于获得用于表征电容C1的端电压的检测信号。比较器COMP将检测信号与基准电压进行比较。当电容C1的端电压达到一定基准电压时，比较器COMP的比较结果翻转，使得驱动模块DRV产生的控制信号翻转，使得晶体管Q1导通。此时，由于晶体管Q1导通电阻很小，晶体管Q1源漏电压降很低，也即芯片210的输入端VIN和输出端VOUT的电压降很小，从而晶体管Q1的功耗很小。在芯片210的内部，电荷泵CP获得的内部供电电压过小，因而停止工作。电容C1上储存的电荷会逐渐放电给晶体管Q1的栅电容。在电容C1的放电期间，当外面C1电容被放电到一定阈值后，芯片内部比较器会关闭晶体管Q1，而后振荡器和电荷泵开始工作，对C1进行充电，如此反复，间歇式导通晶体管Q1。在上述的理想二极管中，电容C1周期性充电和放电，使得晶体管Q1在控制电路的控制下间歇导通。晶体管Q1的导通占空比可以最高达到98％，从而可以提高导通效率。但是，现有技术中的理想二极管必须外接一个泵电容C1，用来储存能量，才能使得晶体管Q1在控制电路的控制下间歇导通，因此，理想二极管还具有外围器件，成本较高。发明内容有鉴于此，本发明的目的在于提供一种理想二极管及其控制电路，其中，控制电路维持晶体管的持续导通，并且稳定晶体管的第一端和第二端之间的电压降，从而可以减小功耗，可以实现片上全集成。根据本发明的一方面，提供一种理想二极管，包括：晶体管，所述晶体管的第一端接收输入电压，第二端提供输出电压；以及控制电路，与所述晶体管相连接，采用所述晶体管的第一端和第二端之间的电压降供电，并且向所述晶体管的控制端提供控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。优选地，所述控制电路包括：供电模块，采用所述第一端和所述第二端之间的电压降作为自身的供电电压，并且在多个时钟周期中收集能量产生所述控制电路的内部供电电压；以及运算放大器，与所述供电模块相连接以获得所述内部供电电压，并且产生所述控制信号，使得所述晶体管导通且稳定其第一端和第二端之间的电压降。优选地，还包括：串联连接在所述第一端和所述第二端之间的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的中间节点提供所述第一端和所述第二端之间电压降的检测信号；以及带隙基准模块，与所述供电模块相连接以获得所述内部供电电压，并且产生基准电压；其中，所述运算放大器将所述检测信号和所述基准电压相比较以产生所述控制信号。优选地，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及多个级联的电荷泵，分别与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。优选地，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及电荷泵，与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。优选地，所述供电模块还包括：电容，连接在所述多个级联的电荷泵的最后级电荷泵的输出端，用于对所述最后级电荷泵的输出电压进行滤波，以产生平滑的内部供电电压。优选地，所述晶体管和所述控制电路集成于单片芯片中。优选地，所述晶体管为金属氧化物半导体场效应管，在所述晶体管的导通状态下，电流从所述晶体管的第一端流至第二端。根据本发明的另一方面，提供一种用于理想二极管的控制电路，所述控制电路采用晶体管的第一端和第二端之间的电压降供电，并且产生所述晶体管的控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。优选地，所述控制电路包括：供电模块，采用所述第一端和所述第二端之间的电压降作为自身的供电电压，并且在多个时钟周期中收集能量产生所述控制电路的内部供电电压；以及运算放大器，与所述供电模块相连接以获得所述内部供电电压，并且产生所述控制信号，使得所述晶体管导通且稳定其第一端和第二端之间的电压降。优选地，还包括：串联连接在所述第一端和所述第二端之间的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的中间节点提供所述第一端和所述第二端之间电压降的检测信号；以及带隙基准模块，与所述供电模块相连接以获得所述内部供电电压，并且产生基准电压；其中，所述运算放大器将所述检测信号和所述基准电压相比较以产生所述控制信号。优选地，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及多个级联的电荷泵，分别与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。优选地，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及电荷泵，与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。优选地，所述供电模块还包括：电容，连接在所述多个级联的电荷泵的最后级电荷泵的输出端，用于对所述最后级电荷泵的输出电压进行滤波，以产生平滑的内部供电电压。优选地，所述控制电路集成于单片芯片中。根据本发明实施例的理想二极管及其控制电路，该控制电路采用晶体管的第一端和第二端之间的电压降供电，并且产生所述晶体管的控制信号，使得所述晶体管持续导通。晶体管处于持续的导通状态，晶体管的功耗会比普通的肖特基二极管小得多。在优选的实施例中，控制电路包括振荡器、多个级联的电荷泵、以及电容。电荷泵根据时钟信号工作，电荷泵的输出信号具有时钟信号的时钟周期，电容对该输出信号进行滤波以产生控制电路的内部供电电压，从而减小电容的容量要求，使得电容可以集成在芯片内部。与本申请不同，在晶体管间歇式导通的理想二极管中，外部电容的充放电电压为晶体的第一端和第二端之间的端电压，充放电周期与晶体管的开关周期相同，因此需要使用大容量的电容维持晶体管的间歇式工作。本申请的理想二极管可以在芯片的内部集成晶体管及其控制电路，不需要外部电容。该连续导通的理想二极管可以实现片上全集成，成本比间歇式的理想二极管低，可以减少甚至去除外围器件，从而减少了理想二极管的引脚，并且降低了电路成本，提高了理想二极管的可靠性。附图说明通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。图1示出根据现有技术的肖特基二极管的示意性电路图。图2示出根据现有技术的理想二极管的示意性电路图。图3示出根据现有技术的理想二极管的详细电路图。图4示出根据本发明实施例的理想二极管的示意性电路图。图5示出图4所示理想二极管中的供电模块的示意性电路图。具体实施方式以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。在本申请中，晶体管为金属氧化物半导体场效应管。晶体管的第一端和第二端分别是电流路径上的高电位端和低电位端，控制端用于接收驱动信号以控制开关管的导通和关断。下面结合附图和实施例对本发明进一步说明。图4示出根据本发明实施例的理想二极管的示意性电路图。理想二极管300包括晶体管Q1以及晶体管Q1的控制电路。控制电路包括供电模块311、带隙基准模块BG、运算放大器EA、电阻R1和R2。晶体管Q1和控制电路的主要部分例如形成芯片310。该理想二极管的所有元件可以集成在芯片310的内部，从而可以减少或去除芯片310的外围元件。在芯片310的内部，晶体管Q1的源极和漏极分别连接至芯片310的输入端VIN和输出端VOUT。供电模块311的输入端和接地端分别连接至芯片310的输入端VIN和输出端VOUT，输出端提供内部供电电压VS。在晶体管Q1的截止状态，由于晶体管Q1的体二极管，电流仍然可以从芯片310的输入端VIN流向输出端VOUT。供电模块311从芯片310的输入端获得自身的供电电压，并且在多个时钟周期中收集能量产生内部供电电压，使得芯片310内部的带隙基准模块BG和运算放大器EA均获得内部供电电压开始工作。在运算放大器EA的工作期间，电阻R1和R2组成分压网络，用于获得用于表征晶体管Q1的源漏电压的检测信号。运算放大器EA将检测信号与基准电压进行比较，并且产生晶体管Q1的控制信号。运算放大器EA提供晶体管Q1的源漏电压的负反馈路径，使得晶体管Q1的源漏电压稳定在设定的目标值，例如为0.1V或0.2V，甚至更低，从而降低晶体管Q1体二极管续流时的功耗。在负反馈环路建立完成之后，晶体管Q1处于持续的导通状态，晶体管Q1的功耗会比普通的肖特基二极管小得多，并且可以在芯片310内集成晶体管Q1及其控制电路，不需要外部电容。该连续导通的理想二极管可以实现片上全集成，成本比间歇式的理想二极管低，可以减少甚至去除外围器件，从而降低电路成本。图5示出图4所示理想二极管中的供电模块的示意性电路图。供电模块311包括振荡器OSC、多个级联的电荷泵CP1-CPn、电容C11。如上所述，在晶体管Q1的截止状态，由于晶体管Q1的体二极管，电流仍然可以从芯片310的输入端VIN流向输出端VOUT。在晶体管Q1的导通状态，晶体管Q1的源漏电压稳定在设定的目标值。因此，在理想二极管300的整个工作期间，供电模块311都可以从芯片310的输入端VIN和输出端VOUT之间获得自身的供电电压，使得振荡器OSC、多个级联的电荷泵CP1-CPn工作。在供电模块311的工作期间，振荡器OSC为电荷泵CP1-CPn提供时钟信号CLK。电荷泵包括内部的开关管和小容量的集成电容，利用开关管对集成电容的充电和放电实现DC-DC电压转换。时钟信号CLK用于控制开关管的导通和断开状态，从而实现对集成电容的充电和放电控制。多个级联的电荷泵CP1-CPn可以实现电压提升，在时钟信号CLK的多个时钟周期中，将芯片310的输入端VIN和输出端VOUT之间的电压转换成内部供电电压VS。电容C11用于连接在最后电荷泵CPn的输出端，用于对电荷泵的输出电压进行滤波。由于振荡器OSC产生的是高频时钟信号CLK，因此电容C11也可以是小容量的集成电容，从而可以集成在芯片310的内部。在电容C11的两端提供平滑的内部供电电压。应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

权利要求：1.一种理想二极管，其中，包括：晶体管，所述晶体管的第一端接收输入电压，第二端提供输出电压；以及控制电路，与所述晶体管相连接，采用所述晶体管的第一端和第二端之间的电压降供电，并且向所述晶体管的控制端提供控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。2.根据权利要求1所述的理想二极管，其中，所述控制电路包括：供电模块，采用所述第一端和所述第二端之间的电压降作为自身的供电电压，并且在多个时钟周期中收集能量产生所述控制电路的内部供电电压；以及运算放大器，与所述供电模块相连接以获得所述内部供电电压，并且产生所述控制信号，使得所述晶体管导通且稳定其第一端和第二端之间的电压降。3.根据权利要求2所述的理想二极管，其中，还包括：串联连接在所述第一端和所述第二端之间的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的中间节点提供所述第一端和所述第二端之间电压降的检测信号；以及带隙基准模块，与所述供电模块相连接以获得所述内部供电电压，并且产生基准电压；其中，所述运算放大器将所述检测信号和所述基准电压相比较以产生所述控制信号。4.根据权利要求2所述的理想二极管，其中，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及多个级联的电荷泵，分别与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。5.根据权利要求2所述的理想二极管，其中，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及电荷泵，与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。6.根据权利要求2所述的理想二极管，其中，所述供电模块还包括：电容，连接在所述多个级联的电荷泵的最后级电荷泵的输出端，用于对所述最后级电荷泵的输出电压进行滤波，以产生平滑的内部供电电压。7.根据权利要求1所述的理想二极管，其中，所述晶体管和所述控制电路集成于单片芯片中。8.根据权利要求1所述的理想二极管，其中，所述晶体管为金属氧化物半导体场效应管，在所述晶体管的导通状态下，电流从所述晶体管的第一端流至第二端。9.一种用于理想二极管的控制电路，其中，所述控制电路采用晶体管的第一端和第二端之间的电压降供电，并且产生所述晶体管的控制信号，使得所述晶体管持续导通，并且在导通状态下，所述第一端和所述第二端之间的电压降稳定为设定的目标值。10.根据权利要求9所述的控制电路，其中，所述控制电路包括：供电模块，采用所述第一端和所述第二端之间的电压降作为自身的供电电压，并且在多个时钟周期中收集能量产生所述控制电路的内部供电电压；以及运算放大器，与所述供电模块相连接以获得所述内部供电电压，并且产生所述控制信号，使得所述晶体管导通且稳定其第一端和第二端之间的电压降。11.根据权利要求10所述的控制电路，其中，还包括：串联连接在所述第一端和所述第二端之间的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的中间节点提供所述第一端和所述第二端之间电压降的检测信号；以及带隙基准模块，与所述供电模块相连接以获得所述内部供电电压，并且产生基准电压；其中，所述运算放大器将所述检测信号和所述基准电压相比较以产生所述控制信号。12.根据权利要求11所述的控制电路，其中，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及多个级联的电荷泵，分别与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。13.根据权利要求11所述的控制电路，其中，所述供电模块包括：振荡器，采用所述第一端和所述第二端之间的电压降作为供电电压，并且产生时钟信号；以及电荷泵，与所述振荡器相连接以获得所述时钟信号，并且将所述第一端和所述第二端之间的电压降转换成所述内部供电电压。14.根据权利要求10所述的控制电路，其中，所述供电模块还包括：电容，连接在所述多个级联的电荷泵的最后级电荷泵的输出端，用于对所述最后级电荷泵的输出电压进行滤波，以产生平滑的内部供电电压。15.根据权利要求9所述的控制电路，其中，所述控制电路集成于单片芯片中。

百度查询： 杭州士兰微电子股份有限公司 理想二极管及其控制电路