首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种基于忆阻器的真随机数发生器及其生成随机数的方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:华中科技大学

摘要:本发明公开了一种基于忆阻器的真随机数发生器及其生成随机数的方法,属于信息安全技术领域;包括:忆阻器、串联电阻、并联电容、同相迟滞比较器和计数模块;其中,忆阻器、串联电阻和并联电容构成熵源电路,该熵源电路利用忆阻器在reset过程中存在的延迟和阻值大小的不确定性得到随机源输出,并通过电容器的充放电过程耦合两种随机源,再结合同相迟滞比较器输出电压脉冲,利用计数模块计数得到真随机数。本发明将忆阻器reset全过程的两种物理本征随机性作为物理随机源,从reset全过程中产生的两个时间随机源作为随机数发生器的两个熵源,使得输出的随机数具有稳定无偏特性,且本发明电路结构简单,能够以较低的功耗、较小的面积产生高质量的真随机数序列。

主权项:1.一种基于忆阻器的真随机数发生器,其特征在于,包括:忆阻器、串联电阻、并联电容、同相迟滞比较器和计数模块;其中,所述忆阻器的初始状态为低阻态;所述忆阻器的底电极与所述串联电阻的一端相连,顶电极接地;所述并联电容并联在所述忆阻器两端;所述同相迟滞比较器的同相输入端与所述忆阻器的底电极相连;所述同相迟滞比较器的反相输入端接入参考电压;所述计数模块的第一输入端与所述同相迟滞比较器的输出端相连,第二输入端接入数字时钟信号;所述忆阻器、所述串联电阻和所述并联电容共同构成熵源电路,用于基于所述忆阻器reset发生时机的随机性、所述忆阻器reset到高阻态时阻值的随机性,以及所述并联电容的充放电过程对随机性的耦合作用,得到具有随机性的忆阻器底电极电压脉冲;所述同相迟滞比较器用于基于所述参考电压产生高阈值电压vref+和低阈值电压vref-;并在所述并联电容的充电过程中,比较所述忆阻器底电极电压与所述高阈值电压vref+之间的大小;在所述并联电容的放电过程中,比较所述忆阻器底电极电压与所述低阈值电压vref-之间的大小;并将比较结果输出至所述计数模块中;所述计数模块用于当所述忆阻器底电极电压高于所述高阈值电压vref+时,基于计数器开始对所述数字时钟信号进行计数;当所述忆阻器底电极电压低于所述低阈值电压vref-时,停止计数;所述计数模块输出的第m位即为所述真随机数发生器所生成的随机数;1≤m≤M;M为所述计数器的位数。

全文数据:

权利要求:

百度查询: 华中科技大学 一种基于忆阻器的真随机数发生器及其生成随机数的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。