买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：中国电子科技集团公司第五十四研究所

摘要：本发明公开了一种基于射频直采芯片的加速器低电平控制系统数字化方法，属于粒子回旋加速器的低电平控制系统的技术领域。本发明基于FPGA芯片与射频直采芯片实现加速器低电平控制系统数字化，在FPGA芯片内产生较低频率的基准信号，依靠基准信号在FPGA内完成低电平控制系统的相位、幅度与调谐频率的检测与控制，使用射频直采芯片完成基准信号频率与射频工作频率间的搬移，工作频率与时钟不需要固定的倍率关系。本发明能够在射频频率几十MHz～1.2GHz范围内任意频点可靠的工作，可满足多数射频加速器低电平控制系统的数字化需求，是对现有技术的一种重要改进。

主权项：1.一种基于射频直采芯片的加速器低电平控制系统数字化方法，其特征在于，包括以下步骤：（1）恒温晶振驱动时钟模块产生频率与相位关系确定的参考时钟信号与高速时钟信号，参考时钟信号作为各个FPGA芯片的系统时钟，高速时钟信号作为射频直采芯片的驱动时钟；各FPGA芯片的参考时钟信号频率相同，保持固定的相差；各个射频直采芯片的高速时钟信号频率相同，保持固定的相差；其中高速时钟信号的频率是参考时钟信号频率的整数倍；（2）在FPGA内部，参考时钟信号驱动数字控制振荡器产生频率为f0的正交正弦信号，作为各腔体低电平控制系统的FPGA内部模块的基准信号；（3）从射频功放或腔体采集的各个频率为fout的采集信号，经过调理后进入射频直采芯片的射频模数转换模块，采集信号由模块内高速模数转换模块直接采样为数字信号；射频模数转换模块内的本振数字控制振荡器产生频率为f1的正交数字本振信号，本振信号与数字采集信号由混频器下混频出频率为f0的正交采集信号，正交采集信号经过降采样后进入FPGA；在FPGA内部正交采集信号与基准信号进行相位与幅度检测，检测值与相位预置和幅度预置比较后，驱动数字PID控制，输出经过幅相调整的基准控制信号到射频直采芯片；在FPGA内部同一路功放与加速器腔体的正交采集信号进行相位与幅度的检测，检测值与预置值比较后计算出腔体调谐频率的控制量，通过PWM功放驱动电机完成腔体调谐频率的调整；（4）在射频直采芯片内的射频数模转换模块内，经过幅相调整的基准控制信号进行数字升采样，射频数模转换模块内的本振数字控制振荡器产生频率为f1的正交本振信号，本振信号与基准控制信号由混频器进行上混频，得到频率为fout的数字控制信号，数字控制信号被高速数模转换模块转换为模拟控制信号，模拟控制信号经过调理后送到射频功放；（5）在FPGA内部设计同步模块，在每次启动、复位或工作频率发生变化时，先产生软复位信号再产生同步脉冲信号；在软复位信号后，所有模块的寄存器被复位到确定的状态；在同步脉冲信号后，所有的模块按照预设值开始工作。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第五十四研究所 基于射频直采芯片的加速器低电平控制系统数字化方法