Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

在逻辑工艺中集成高压CMOS的工艺集成方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:上海华虹宏力半导体制造有限公司

摘要:本发明公开了一种在逻辑工艺中集成高压CMOS的工艺集成方法,包括:步骤一、形成高压CMOS的第一沟道区;步骤二、形成高压CMOS的第一漂移区;步骤三、进行第一次炉管热推阱;步骤四、采用第一次热氧化工艺形成高压栅氧化层;步骤五、形成浅沟槽隔离,位于高压CMOS的形成区域的第一浅沟槽隔离的深度小于位于逻辑器件的形成区域中的第二浅沟槽隔离的深度;步骤六、在逻辑器件的形成区域中完成栅极导电材料层的形成工艺之前的工艺,之后形成栅极导电材料层;步骤七、进行第一导电类型重掺杂的源漏注入。本发明能消除高压CMOS所需要的热过程对有源区产生的应力并从而消除由应力产生的有源区缺陷,提高高压栅氧化层的质量和高压CMOS的性能。

主权项:1.一种在逻辑工艺中集成高压CMOS的工艺集成方法,其特征在于,逻辑器件的工作电压小于高压CMOS的工作电压,包括如下步骤:步骤一、在所述高压CMOS的形成区域的选定区域的半导体衬底中形成第二导电类型掺杂的第一沟道区;步骤二、在所述高压CMOS的形成区域的选定区域的所述半导体衬底中形成第一导电类型掺杂的第一漂移区;步骤三、进行第一次炉管热推阱,所述炉管热推阱具有第一热过程,所述第一热过程越多所述第一漂移区的掺杂均匀性越好,所述第一热过程增加到使所述第一漂移区的掺杂均匀性提高到满足所述高压CMOS的耐压要求;步骤四、采用第一次热氧化工艺在所述高压CMOS的形成区域的所述半导体衬底表面形成高压栅氧化层,所述第一次热氧化工艺具有第二热过程,所述第二热过程越多,所述高压栅氧化层的厚度越厚,所述第二热过程增加到使所述高压栅氧化层满足所述高压CMOS的耐压要求;步骤五、形成浅沟槽隔离,所述浅沟槽隔离包括位于所述高压CMOS的形成区域的第一浅沟槽隔离和位于所述逻辑器件的形成区域中的第二浅沟槽隔离,利用形成所述浅沟槽隔离之前在所述高压CMOS的形成区域中形成有所述高压栅氧化层的特点,使所述第一浅沟槽隔离的深度小于所述第二浅沟槽隔离的深度;所述浅沟槽隔离所围区域的所述半导体衬底作为有源区,利用所述第一热过程和所述第二热过程都位于所述浅沟槽隔离形成工艺之前的特点,减少所述有源区所受到的应力并消除由于应力所产生的有源区缺陷;所述第一次热氧化工艺放置在所述浅沟槽隔离的形成工艺之前则保证所述高压栅氧化层的厚度不会受到所述浅沟槽隔离的边缘影响,从而提升所述高压栅氧化层的均匀性;步骤六、在所述逻辑器件的形成区域中完成栅极导电材料层的形成工艺之前的工艺,之后,同时在所述高压CMOS的形成区域和所述逻辑器件的形成区域中形成栅极导电材料层;步骤七、进行第一导电类型重掺杂的源漏注入同时在所述高压CMOS的形成区域和所述逻辑器件的形成区域形成源漏区。

全文数据:

权利要求:

百度查询: 上海华虹宏力半导体制造有限公司 在逻辑工艺中集成高压CMOS的工艺集成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。