买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：松下知识产权经营株式会社

摘要：本发明的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相向；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极接触。在所述第一电极中的与所述第一电极和所述电介质层的界面接触的第一部分、以及所述电介质层中的与所述界面接触的第二部分含有硅。沿着所述第一部分和所述第二部分的厚度方向的所述硅的浓度分布包含横切所述界面的凸部。

主权项：1.一种电容元件，其具备：第一电极；第二电极，该第二电极与所述第一电极相向；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极接触，在所述第一电极中的与所述第一电极和所述电介质层的界面接触的第一部分、以及所述电介质层中的与所述界面接触的第二部分含有硅，沿着所述第一部分和所述第二部分的厚度方向的所述硅的浓度分布包含横切所述界面的凸部，所述第一电极由选自由钛、铝、金、铂、氮化钛、氮化钽、氮化铪、氧化铟锡和氧化锌组成的组中的至少一种构成。

全文数据：电容元件和电容元件的制造方法技术领域本发明涉及电容元件和电容元件的制造方法。背景技术以往，为了提高半导体集成电路的集成度，对提高半导体集成电路所具备的电容元件的每单位面积的电容密度进行了研究。作为提高电容密度的对策之一，对使用介电常数高的材料来形成电容元件的绝缘膜进行了研究。例如，Soon-WookKim,“Effectsofelectricalstressontheleakagecurrentcharacteristicsofmultilayercapacitorstructures”,Appl.Phys.Lett.96,262904,2010以下称为非专利文献1和T.S.Boscke,“FerroelectricityinHafniumOxide：CMOScompatibleFerroelectricFieldEffectTransistors”IEEE,IEDM,11,547-550,2011等公开了一种电容元件，该电容元件具备使用介电常数高于以往常用的二氧化硅SiO2的氧化铪HfO2形成的绝缘膜。发明内容本发明的非限定的一个示例性方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相向；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极接触。在上述第一电极中的与上述第一电极和上述电介质层的界面接触的第一部分、以及上述电介质层中的与上述界面接触的第二部分含有硅。沿着上述第一部分和上述第二部分的厚度方向的上述硅的浓度分布包含横切上述界面的凸部。另外，本发明的非限定的一个示例性方案的电容元件的制造方法包括下述工序：形成第一电极的工序；将上述第一电极暴露于包含硅化合物的气体中，由此使上述第一电极含有硅的工序；和在上述第一电极上形成电介质层的工序。上述含有硅的工序在上述形成电介质层的工序之前进行。附图说明图1是表示实施方式的电容元件的截面结构的一个例子的截面图。图2是表示实施方式的电容元件的截面结构的另一个例子的截面图。图3A是表示实施方式的电容元件的制造方法的各工序的截面图。图3B是表示实施方式的电容元件的制造方法的一个工序的截面图。图3C是表示实施方式的电容元件的制造方法的一个工序的截面图。图3D是表示实施方式的电容元件的制造方法的一个工序的截面图。图4是表示对于实施方式的电容元件的TiN的SIMS分析结果的图。图5是表示对于实施方式的电容元件的HfO的SIMS分析结果的图。图6是表示实施方式的电容元件的深度方向上的硅Si的浓度分布的图。图7是表示实施方式的电容元件的深度方向上的碳C的浓度分布的图。图8是表示实施方式的电容元件的电压-电流特性的一个例子的图。图9是表示具备实施方式的电容元件的图像传感器的截面结构的截面图。图10是表示具备实施方式的电容元件的存储器件的截面结构的截面图。符号说明10、20电容元件11、21下部电极12、22电介质层13、23上部电极90凸部91顶点92上端93下端100图像传感器110、210基板120多层布线结构130光电转换元件131像素电极132光电转换膜133透明电极200存储器件201DRAM形成区域202逻辑电路形成区域220存储单元230布线层231、232接触插塞240、241、242绝缘膜具体实施方式作为本发明的基础的认识就电容元件的静电电容C来说，在将夹持于电极间的电介质层的介电常数设定为ε、将真空的介电常数设定为ε0、将电介质层的膜厚设定为t、将电极的面积设定为S时，由C＝ε×ε0×St表示。因此，提高电容密度的对策不仅有提高电介质层的介电常数ε，还有减薄电介质层的膜厚t等。另外，通常为了提高电容元件的耐受电压而进行下述操作：增厚电介质层的膜厚；或者使用带隙宽的低介电常数的材料。此外，耐受电压是指在电极间流通的漏电流显著增大的电压。但是，如非专利文献1所示，氧化铪HfO2伴随着膜厚增加，耐受电场强度降低。此外，耐受电场强度是指漏电流显著增大的电场强度，以与耐受电压相同的含义使用。因此，在使用氧化铪形成了电介质层的情况下，存在就算是增加了电介质层的膜厚而耐受电压也降低这样的问题。本发明的一个方案的概要如下所述。本发明的一个方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相向；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极接触。在上述第一电极中的与上述第一电极和上述电介质层的界面接触的第一部分、以及上述电介质层中的与上述界面接触的第二部分含有硅。沿着上述第一部分和上述第二部分的厚度方向的上述硅的浓度分布包含横切上述界面的凸部。由此，电介质层中所含有的硅插补电介质层内的缺陷，因而能够抑制电流通路的形成。因此，能够提高电容元件的耐受电压。这样，根据本方案，能够实现耐受电压特性优异的电容元件。另外，就本发明的一个方案的电容元件来说，例如，上述电介质层可以由选自由铪的氧化物和锆的氧化物组成的组中的至少一种构成。由此，铪的氧化物和锆的氧化物由于是介电常数高的材料，因而能够实现电容元件的高电容化。因此，根据本方案，能够兼顾电容元件的高电容化和高耐受电压化。另外，就本发明的一个方案的电容元件来说，例如，在上述凸部中上述硅的浓度达到最大的位置可以位于上述第一部分内。由此，硅按照在凸部中上述硅的浓度达到最大的位置的两侧扩展的方式分布，因此，通过顶点位于第一电极内，在电介质层内的与第一电极的界面附近含有大量的硅。因此，可有效地插补电介质层内的界面附近的缺陷，因而能够提高电容元件的耐受电压。另外，就本发明的一个方案的电容元件来说，例如，在上述凸部中上述硅的浓度达到最大的位置处的上述硅的含有率可以为1原子％以上且25原子％以下。由此，通过在上述凸部中上述硅的浓度达到最大的位置处的上述硅的含有率为1原子％以上，电介质层内也含有能够充分插补缺陷的足够量的硅。因此，电介质层内的缺陷被插补，因而能够提高电容元件的耐受电压。另外，通过在上述凸部中上述硅的浓度达到最大的位置处的上述硅的含有率为25原子％以下，铪的氧化物或锆的氧化物具有高介电常数。因此，能够提高电容元件的电容。这样，根据本方案，能够兼顾电容元件的高电容化和高耐受电压化。另外，就本发明的一个方案的电容元件来说，例如，上述第一电极可以由选自由氮化钛和氮化钽组成的组中的至少一种构成。由此，氮化钛或氮化钽等氮化金属膜与使用了电介质层的半导体工艺的亲和性高，因此能够容易地实现耐受电压特性优异的电容元件。另外，就本发明的一个方案的电容元件来说，例如，在上述凸部中上述硅的浓度达到最大的位置可以位于上述厚度方向上距离上述界面为±10nm的范围内。由此，以界面为基准在至少±10nm的范围分布有大量的硅，因此在电介质层内也含有能够插补缺陷的足够量的硅。因此，电介质层内的缺陷被插补，因而能够提高电容元件的耐受电压。另外，例如，本发明的一个方案的图像传感器具备上述电容元件。由此，图像传感器具备耐受电压特性优异的电容元件，因而还能够提高图像传感器的耐受电压特性。另外，例如，本发明的一个方案的存储器件具备上述电容元件。由此，存储器件具备耐受电压特性优异的电容元件，因而还能够提高存储器件的耐受电压特性。另外，例如，本发明的一个方案的电容元件的制造方法包括下述工序：形成第一电极的工序；将上述第一电极暴露于包含硅化合物的气体中，由此使上述第一电极含有硅的工序；和在上述第一电极上形成电介质层的工序。上述含有硅的工序在上述形成电介质层的工序之前进行。由此，第一电极中含有硅，因而通过在第一电极上层叠电介质层，能够使所层叠的电介质层内高效地含有硅。因此，电介质层内的缺陷被硅插补，因而能够抑制电流通路的形成。另外，通过使第一电极暴露于硅化合物，由于在第一电极中添加硅，因此能够使添加到第一电极中的硅的量在面内均匀。特别是，如具有沟槽结构的电容元件等非平行平板型的电容元件那样，即使在第一电极具有立体结构的情况下，也能够从暴露于硅化合物的表面均匀地添加硅。因此，能够减小硅的不均，能够在面内均匀地插补电介质层内的缺陷，能够抑制电流通路的形成。这样，根据本方案，能够制造耐受电压特性优异的电容元件。另外，例如，上述硅化合物为硅烷SiH4、乙硅烷Si2H6、二氯硅烷SiH2Cl2、三氯化硅烷SiHCl3、四氯化硅SiCl4和四氟化硅SiF4中的任一种。由此，能够将硅化合物中包含的硅均匀地添加到第一电极内。下面，参照附图对本发明的实施方式进行详细说明。此外，以下所说明的实施方式均示出总的或具体例子。以下实施方式所示出的数值、形状、材料、构成要素、构成要素的配置和连接形态、制造工序、制造工序的顺序等仅是一个例子，主旨并不是限定本发明。只要不产生矛盾，则本说明书中所说明的各种方案可以相互组合。另外，就以下实施方式中的构成要素之中未记载于示出最上位概念的独立权利要求的构成要素来说，其作为任选构成要素来进行说明。另外，各图仅为示意图，未必严密地进行图示。因此，例如各图中比例尺等未必一致。此外，各图中，实质上具有相同功能的构成要素以通用的附图标记来表示，有时省略或简化说明。此外，本说明书中，“上方”和“下方”这两个术语并不是指绝对的空间识别中的朝上方向铅直上方和朝下方向铅直下方，而是用作基于层叠构成中的层叠顺序通过相对位置关系来规定的术语。另外，“上方”和“下方”这两个术语不仅适用于两个构成要素相互隔开间隔而配置并且在两个构成要素之间存在其他构成要素的情况，还适用于两个构成要素相互密合地配置并且两个构成要素接触的情况。实施方式[构成]图1是表示实施方式的电容元件10的截面结构的一个例子的截面图。如图1所示，电容元件10具有下部电极11、电介质层12和上部电极13。电容元件10通过在基板未图示的上方依次层叠下部电极11、电介质层12和上部电极13而形成。下部电极11和上部电极13为相互相向地配置的第一电极和第二电极的一个例子。电介质层12位于下部电极11与上部电极13之间，并且与下部电极11和上部电极13分别接触。如图1所示，电容元件10为平行平板型电容元件。具体来说，下部电极11、电介质层12和上部电极13分别被构成为具有大致均匀的膜厚的平板状。下部电极11和上部电极13夹着电介质层12相互平行地配置。下部电极11的上表面与电介质层12的下表面接触。上部电极13的下表面与电介质层12的上表面接触。此外，电容元件10的电极面积相当于上部电极13和下部电极11在俯视时重叠的面积。俯视是指由层叠方向观察电容元件10。层叠方向为图1所示的深度方向的相反方向即从下向上的方向。下部电极11是电容元件10所具备的第一电极的一个例子。下部电极11使用导电性材料来形成。作为导电性材料，使用钛Ti、铝Al、金Au或铂Pt等金属单质。或者，作为导电性材料，使用氮化钛TiN、氮化钽TaN或氮化铪HfN等导电性氮化金属膜。此外，作为导电性材料，也可以使用氧化铟锡ITO：IndiumTinOxide或氧化锌ZnO等导电性氧化物。下部电极11例如使用有机金属气相沉积法MOCVD：MetalOrganicChemicalVaporDeposition、原子层沉积法ALD：AtomicLayerDeposition或溅射法等来形成。下部电极11例如通过在基板的上方将导电性材料以薄膜状成膜来形成。下部电极11的膜厚例如为15nm，但不限于此。上部电极13是电容元件10所具备的第二电极的一个例子。上部电极13可以使用与下部电极11相同的材料来形成，也可以使用不同的材料来形成。上部电极13与下部电极11同样地使用MOCVD法、ALD法或溅射法等来形成。上部电极13例如通过在作为电介质层12上的区域的俯视时与下部电极11重复的区域将导电性材料以薄膜状成膜来形成。上部电极13的膜厚例如为200nm，但不限于此。电介质层12使用介电常数高于二氧化硅SiO2的high-k材料来形成。具体来说，电介质层12含有铪Hf或锆Zr的氧化物作为主要成分。电介质层12含有50摩尔％以上的铪或锆的氧化物。电介质层12使用ALD法、MOCVD法或EBElectronBeam；电子束蒸镀法等来形成。电介质层12例如通过在下部电极11上将由铪或锆的氧化物构成的电介质膜以薄膜状成膜来形成。电介质层12具有单斜晶Monoclinic系的晶体结构。电介质层12为常电介质。电介质层12的膜厚例如可以由使用透射型电子显微镜拍摄得到的照片来测定物理膜厚。或者，在电容元件10的面积S和电介质层12的介电常数ε已知的情况下，也可以由电容元件10的电容值C基于式：t＝ε×SC来算出平均膜厚t。电介质层12的晶体结构可以通过进行使用了X射线衍射XRD：X-RayDiffraction法的分析来获知。另外，晶体结构也可以通过截面TEMTransmissionElectronMicroscope；透射电子显微镜来获知。在下部电极11和电介质层12各自含有硅Si。沿着下部电极11和电介质层12的厚度方向的硅的浓度分布包含横切下部电极11与电介质层12的界面的凸部。详细情况在后述实施例中举例说明。下部电极11和电介质层12中所包含的硅的浓度例如可以使用飞行时间型二次离子质谱法ToF-SIMS：Time-of-FlightSecondaryIonMassSpectrometry来进行测定。此外，各层的膜厚、晶体结构和硅的浓度的测定方法不限于这些。此外，电容元件10的截面结构不限于图1所示的例子。即，电容元件10也可以不是平行平板型的电容元件。图2是表示本实施方式的另一个例子的电容元件20的截面结构的截面图。图2所示的电容元件20不是平行平板型电容元件，而是三维结构型电容元件。具体来说，电容元件20具备下部电极21、电介质层22和上部电极23。此外，电容元件20与图1所示的电容元件10相比，除了其截面结构不同这点以外，构成各层的材料和制造方法等均与电容元件10相同。如图2所示，下部电极21与电介质层22的界面具有在从上部电极23向下部电极21的方向即深度方向凹陷的沟槽形状。电介质层22沿着沟槽形状以大致均匀的膜厚设置。在图2所示的例子中，下部电极21也沿着沟槽形状以大致均匀的膜厚设置。上部电极23的上表面大致平坦，并且下表面沿着沟槽形状设置。由此，在沟槽形状中的槽的侧面部，上部电极23和下部电极21相互相向的区域增加。因此，俯视时，就算是与图1所示的电容元件10为相同大小，电容元件20的表面积也增大，电容也增大。另外，图2示出了具有两个槽的沟槽形状的一个例子，但槽的个数可以为一个，也可以为三个以上。此外，通过增加槽的个数或使槽变深，能够增大电容元件20的电容。[电容元件的制造方法]接着，利用图3A至图3D，对本实施方式的电容元件10的制造方法进行说明。图3A至图3D是表示本实施方式的电容元件10的制造方法的各工序的截面图。电容元件10的制造方法包括：形成下部电极11的工序；使下部电极11含有硅的工序；和在下部电极11上层叠电介质层12的工序。使下部电极11含有硅的工序在层叠电介质层12的工序之前进行。具体来说，首先，如图3A所示，在基板未图示的上方形成下部电极11。例如，使用MOCVD法来将TiN膜成膜，由此形成下部电极11。TiN膜的膜厚例如为15nm，但不限于此。MOCVD法中所使用的原料例如为TDMATTi[NCH32]4、四二甲酰胺钛等。接着，如图3B所示，将下部电极11暴露于包含硅化合物的气体中，由此使下部电极11含有硅。具体来说，将包含硅化合物的气体供给到配置有下部电极11的腔室内，由此将下部电极11的表面暴露于硅化合物。包含硅化合物的气体例如为硅烷SiH4气体，但不限于此。例如，硅化合物也可以为乙硅烷Si2H6、二氯硅烷SiH2Cl2、三氯化硅烷SiHCl3、四氯化硅SiCl4、四氟化硅SiF4等。接着，如图3C所示，在暴露于硅化合物后的下部电极11上，使用ALD法形成电介质层12。此时的基板温度例如为250℃以上且300℃以下。例如，将铪的氧化物HfOx在下部电极11上成膜，由此形成电介质层12。ALD法中所使用的原料为TEMAHHf[NCH3C2H5]4；四乙基甲基氨基铪。将原料气体和O3气体交替导入腔室内，由此在硅烷暴露后的下部电极11上使HfOx膜生长。此外，原料也可以为TDMAHHf[NCH32]4；四二甲氨基铪。此外，也可以代替铪的氧化物而将锆的氧化物ZrOx成膜。HfOx的膜厚例如为21nm，但不限于此。此外，HfOx和ZrOx的下标x为正值。例如x＝2，但不限于此。接着，如图3D所示，在电介质层12上形成上部电极13。例如，使用MOCVD法将TiN膜在电介质层12上成膜，由此形成上部电极13。TiN膜的膜厚例如为70nm，但不限于此。最后，在形成上部电极13后，进行氮N2气氛下的热处理。氮气氛下的热处理也称为氮退火。氮退火例如在400℃下进行30分钟。就本实施方式来说，不对电容元件10进行高温下的热处理。此处，高温是指电介质层12无法维持常电介质的范围的温度，例如为1000℃以上的温度。在假如进行了1000℃的热处理的情况下，电介质层12的晶体状态从单斜晶Monoclinic变化为斜方晶Orthorhombic。由于晶体状态的变化，电介质层12变为强电介质。变为强电介质的电介质层12具有磁滞特性。因此，在对电容元件10进行氮退火等热处理的情况下，该热处理的温度例如为400℃以下的温度。此外，具有沟槽结构的电容元件20的制造方法与图3A至图3D所示的电容元件10的制造方法相同。例如，在形成下部电极21前，在基板的上方形成绝缘膜，将该绝缘膜的一部分除去，由此形成凹部。通过沿着该凹部形成下部电极21，形成具有沟槽结构的下部电极21。在下部电极21的形成后，与图3B至图3D所示的制造方法同样地，依次进行在硅化合物中的暴露、电介质层22的形成、上部电极23的形成、氮退火。由此，制造沟槽结构的电容元件20。下面，对本发明的实施例进行说明。以下所示的实施例是用于说明本发明的例示，并不限定本发明。本发明的发明者们制作以下所示的实施例的电容元件10的样品和比较例的电容元件的样品，并对所制得的各样品的特性进行了评价。首先，对各样品的具体制造条件进行说明。[实施例]首先，在由Si晶圆形成的基板上，作为下部电极11将TiN膜以膜厚为15nm成膜。接着，在设定为350℃、90Torr的高温减压气氛的炉内，在SiH4气体中进行180秒的暴露处理。作为电介质层12，将HfOx以膜厚为21nm成膜。接着，作为上部电极13将TiN膜以膜厚为70nm成膜。之后，在氮气氛下进行400℃、30分钟的热处理。由此，制作出实施例的电容元件10。此外，构成电介质层的HfOx通过ALD法成膜。ALD法中所使用的原料为TEMAHHf[NCH3C2H5]4；四乙基甲基氨基铪。将原料气体和O3气体交替导入腔室内，由此在下部电极11上使HfOx膜生长。另外，构成下部电极11和上部电极13各自的TiN膜通过MOCVD法成膜。MOCVD法中所使用的原料例如为TDMATTi[NCH32]4、四二甲酰胺钛等。另外，除了不形成上部电极13这点以外，根据与实施例的电容元件10相同的制造条件制作膜分析用样品。[比较例]本发明人还制作了不使下部电极11暴露于硅化合物的电容元件作为比较例。比较例的电容元件除了不使下部电极11暴露于SiH4这点以外，根据与实施例同样的条件进行制作。另外，除了不形成上部电极这点以外，根据与比较例的电容元件同样的制造条件制作膜分析用样品。[特性的比较]以下，说明对所制作的实施例和比较例的电容元件和膜分析用样品的特性进行分析的结果。首先，使用图4和图5，对下部电极11与电介质层12的界面的位置进行说明。图4是表示对于本实施方式的电容元件的TiN的SIMS分析结果的图。图5是表示对于实施方式的电容元件的HfO的SIMS分析结果的图。图4和图5分别示出了利用二次离子质谱SIMS法对实施例和比较例中制作的膜分析用样品进行评价的结果。在图4和图5中，横轴表示距离电介质层12的上表面的深度。图4的纵轴表示Ti离子的强度，图5的纵轴表示Hf离子的强度。此外，离子的强度相当于对应深度处的分析对象膜中所包含的原子的量具体来说为浓度。如图4所示，若深度超过约17nm，则Ti离子的强度开始变大，深度为约26nm附近时，强度饱和。若深度超过约32nm，则Ti离子的强度开始减少，在约58nm附近时基本上无法检测到Ti离子。另一方面，如图5所示，在深度方向上来看，Hf离子的强度保持大致恒定的状态，并且在深度为约20nm时略微上升。Hf离子的强度在深度为约22nm时达到最大后，到约30nm附近减少。就本实施方式来说，下部电极11与电介质层12的界面的位置视为Hf离子的强度的最大值、即Hf离子的强度开始减少时的深度的位置。具体来说，如图5所示，界面的位置为深度约22nm的位置。就实施例和比较例来说，作为成膜条件按照达到21nm厚的方式将HfO膜成膜，因此可知界面存在于与成膜条件大致相符的位置。另外，就本实施方式来说，包含界面的特定区域以下记为界面区域的上端的位置视为Ti离子的强度开始变大的位置。具体来说，如图4所示，界面区域的上端的位置是深度为约17nm的位置。另外，界面区域的下端的位置视为Hf离子的强度停止下降的位置。具体来说，如图5所示，界面区域的下端的位置为深度约31nm的位置。此外，在图4和图5中，未将实施例和比较例的图表区别示出，但为大致相同的图表。即，无论利用硅化合物的暴露处理的有无，对HfO和TiN的晶体结构几乎没有影响。因此，即使进行了利用硅化合物的暴露处理，电介质层12的高介电性和下部电极11的导电性等也与未进行利用硅化合物的暴露处理的情况相同。接着，使用图6，对深度方向上的硅Si的浓度分布进行说明。图6是表示本实施方式的电容元件的深度方向上的硅Si的浓度分布的图。在图6中，横轴表示距离电介质层12的上表面的深度，纵轴表示硅的浓度。如图6所示，就实施例和比较例来说，特别是界面区域的硅的浓度不同。具体来说，实施例的样品中的硅的浓度在界面区域高于比较例的样品中的硅的浓度。实施例的样品中的硅的浓度分布具有遍及到下部电极11与电介质层12的界面的两侧的凸部90。凸部90是从上端92通过顶点91至下端93的光滑的山形部分。此外，凸部90也有时在上端92至下端93之间具有多个极大值。凸部90的顶点91是在界面附近硅的浓度最高的部分。即，顶点91是凸部90中的硅浓度的最大值。如图6所示，凸部90的顶点91位于下部电极11内。即，凸部90的顶点91相较于界面位于下部电极11侧。顶点91是深度约25nm的位置。顶点91处的硅的含有率例如为1原子％以上且25原子％以下。顶点91处的含有率相当于顶点91的深度处的、硅相对于全部元素所占的比例。如图6所示，顶点91处的浓度为约2×1021原子cm3，若换算为含有率则为4原子％。硅的浓度在深度方向上以顶点91为基准在两侧逐渐地减少。例如，在深度浅的方向、即HfOx侧距离5nm的位置，达到顶点91的浓度的一半以下。在距离顶点91深度浅的方向观察时，凸部90的上端92是硅浓度的减少程度变缓和的部分。例如，对于深度浅的方向，从顶点91以每1nm计算出硅浓度的减少的斜率时，减少的斜率达到一半以下的位置为上端92。如图6所示，凸部90的上端92位于电介质层12内。具体来说，上端92位于界面区域外的电介质层12内。此外，上端92也可以位于界面区域内。上端92是深度约15nm的位置。如图6所示，上端92处的硅的浓度为约3×1019原子cm3。从顶点91在深度方向观察时，凸部90的下端93是硅浓度的减少程度变缓和的部分。例如，对于深度方向，从顶点91以每1nm计算出硅浓度的减少的斜率时，减少的斜率达到一半以下的位置为下端93。如图6所示，凸部90的下端93位于下部电极11内。具体来说，下端93位于与界面区域的下端大致一致的位置。此外，下端93可以位于界面区域内，也可以位于界面区域外的下部电极11内。下端93是深度约31nm的位置。如图6所示，下端93处的硅的浓度为约7×1019原子cm3。此外，凸部90的上端92和下端93分别不限于上述例子。例如，上端92和下端93分别可以为减少的斜率变为0的位置。或者，上端92和下端93也可以为硅的浓度比顶点91的浓度小一位数的位置。就本实施方式来说，凸部90的顶点91位于深度方向上以界面为基准±10nm的范围内。此外，“-负”是指深度浅，“+正”是指深度深。即，顶点91位于比界面浅10nm的位置至比界面深10nm的位置的范围内。如图6所示，顶点91位于深度方向上以界面为基准+10nm的范围内。顶点91也可以位于以界面为基准-10nm的范围内。另外，上端92和下端93也位于距离界面±10nm的范围内。如上所述，可知：使下部电极11暴露于硅化合物后形成电介质层12，由此，硅不仅在以界面为基准的下部电极11侧扩散，还在电介质层12侧扩散。推测出：硅不仅可插补电介质层12中的氧缺损，还替换下部电极11和电介质层12中所包含的碳。此外，碳是包含在下部电极11和电介质层12的成膜中使用的原料中的成分。此处，使用图7，对深度方向上的碳C的浓度分布进行说明。图7是表示本实施方式的电容元件的深度方向上的碳C的浓度分布的图。在图7中，横轴表示距离电介质层12的上表面的深度，纵轴表示碳的浓度。如图7所示，就实施例和比较例来说，特别是界面区域的碳的浓度不同。具体来说，实施例的样品中的碳的浓度在界面区域低于比较例的样品中的碳的浓度。更具体来说，相较于界面在电介质层12侧，实施例的样品中的碳的浓度低于比较例的样品中的碳的浓度。这样，使下部电极11暴露于硅化合物后，层叠电介质层12，由此在电介质层12内作为杂质所含有的碳的量减少。因此，可成为载流子陷阱的碳的量减少，因此能够抑制电流通路的产生。由此，电容元件10的耐受电压提高。此外，图4至图7均示出了不具备上部电极13的膜分析用的样品的分析结果，但关于具备上部电极13的电容元件10也相同。[电压-电流特性]此处，使用图8对实施例和比较例的电容元件的电压-电流特性进行说明。图8是表示本实施方式的电容元件的电压-电流特性的一个例子的图。具体来说，图8示出了上述实施例和比较例的电压-电流特性。电流值的测定使用了Keysight公司制造的半导体参数分析仪4156C。具体来说，对下部电极11施加0V，使对上部电极13施加的电压在0V～7V的范围扫描，同时对在下部电极11与上部电极13之间流通的漏电流的电流值进行了测定。电流值超过1×109Acm2时，视为电容元件10破坏，将此时的电压作为绝缘击穿电压。就比较例的电容元件来说，绝缘击穿电压为4.18V。与此相对，就实施例的电容元件10来说，绝缘击穿电压为4.80V。由以上结果可以确认，对由TiN等构成的下部电极11暴露SiH4等硅化合物后，层叠HfOx等电介质层12，由此电容元件10的耐受电压提高。此外，作为HfOx的破坏模型，正在倡导渗流模型Percolationmodel。渗流模型为下述模型：由长时间的应力产生的缺陷形成电流通路，从而引起绝缘击穿。本实施方式的电容元件中也能应用渗流模型。因此，由向电介质层12添加硅而引起的耐受电压的提高效果可以认为是由于添加到电介质层12中的离子填补缺陷并抑制了电流通路的形成；以及减少电介质层12中含有的杂质碳的量并抑制了电流通路的形成。此外，此处利用了TiN膜作为下部电极11，但在TaN膜、HfN膜等其他氮化金属膜的情况下也可得到同样的结果。另外，在利用ITO等导电性氧化物、或金属膜等作为下部电极11的情况下，也可得到同样的结果。作为电介质层12，代替HfOx膜而使用ZrOx膜等其他high-k材料的情况下，也可得到同样的结果。另外，作为硅化合物，使用硅烷以外的包含硅的材料的情况下，也可得到同样的结果。[图像传感器]接着，使用图9对具备本实施方式的电容元件10的图像传感器100进行说明。图9是表示本实施方式的图像传感器100的截面结构的截面图。图像传感器100具备以矩阵状排列的多个像素。多个像素分别具备：光电转换元件，该光电转换元件通过对所接受的光进行光电转换而生成电信号；以及像素电路，该像素电路对由该光电转换元件生成的电信号进行处理。图9示出了图像传感器100的一个像素的截面构成。如图9所示，本实施方式的图像传感器100是具有使光电转换膜132层叠在像素电路的上方而成的层叠结构的图像传感器。具体来说，图像传感器100具备基板110、多层布线结构120和光电转换元件130。基板110为半导体基板，例如为Si基板。多层布线结构120包含像素电路，该像素电路对由光电转换元件130生成的电信号进行处理。具体来说，如图9所示，多层布线结构120中包含多个晶体管Tr1、Tr2和Tr3、多个电容元件Cs和Cc以及多个布线。多个晶体管Tr1、Tr2和Tr3分别为重置晶体管和电荷读出用的晶体管等。晶体管Tr1、Tr2和Tr3例如为MOSFET。各晶体管的源区和漏区等形成于基板110的表面区域。电容元件Cc是蓄积由光电转换元件130取出的信号电荷的电容元件。电容元件Cs是用于除去kTC噪声的电容元件。各晶体管、各电容元件和各布线被由硅氧化膜等绝缘性材料形成的层间绝缘膜等所分离。光电转换元件130具备像素电极131、光电转换膜132和透明电极133。像素电极131和透明电极133在之间夹着光电转换膜132，它们相互相向地配置。光电转换膜132以面分别接触像素电极131和透明电极133。像素电极131与每个像素相互分离地设置。像素电极131例如使用铝或铜之类的金属等导电性材料来形成。光电转换膜132使用有机材料或非晶硅等无机材料来形成。光电转换膜132在光隔着透明电极133射入的情况下生成与所射入的光的量相应的信号电荷。信号电荷通过像素电极131被取出，蓄积于电容元件Cc。透明电极133使用ITO等透明导电性材料来形成。透明电极133和光电转换膜132例如对各像素共通地设置。本实施方式的电容元件10例如用作电容元件Cs。具体来说，如图9所示，图像传感器100具备电容元件10作为除去kTC噪声用的电容元件Cs。在基板110的上方并且多层布线结构120的内部依次层叠有下部电极11、电介质层12和上部电极13，由此设置电容元件10。此外，电容元件10也可以用作用于蓄积信号电荷的电容元件Cc。由此，就算是对于高照度的入射光也能感光过度地曝光，能够实现饱和电子数多的像素。本实施方式的图像传感器100具备耐受电压高的电容元件10，因而能够提高可靠性。此外，图像传感器100也可以具备电容元件20代替电容元件10。[存储器件]接着，使用图10对具备本实施方式的电容元件20的存储器件200进行说明。图10是表示本实施方式的存储器件200的截面结构的截面图。存储器件200例如为eDRAMembeddedDynamicRandomAccessMemory，嵌入式动态随机存储器等存储装置。此外，存储器件200只要是电容器基础的存储装置即可，不限定于eDRAM。如图10所示，本实施方式的存储器件200在基板210上具备DRAM形成区域201和逻辑电路形成区域202。在DRAM形成区域201设有存储单元220、晶体管Tr和布线层230。在存储器件200中，例如，以矩阵状排列有多个DRAM形成区域201和逻辑电路形成区域202。在DRAM形成区域201中所包含的存储单元220中写入电荷，由此能够保存值。图10示出了存储器件200的一个单位区域的截面构成。基板210为半导体基板，例如为Si基板。在基板210上依次层叠有多个绝缘膜240、241和242。存储单元220例如为图2所示的电容元件20。存储单元220设置在形成于基板210上的绝缘膜241上。具体来说，在绝缘膜241设有使绝缘膜240的上表面露出的贯通孔，存储单元220具有利用了该贯通孔的沟槽结构。存储单元220的下部电极21通过贯通绝缘膜240的接触插塞231与晶体管Tr的源极和漏极中的一者连接。存储单元220蓄积通过晶体管Tr所供给的电荷。晶体管Tr进行对于存储单元220的电荷的写入或读出。晶体管Tr例如为MOSFET。晶体管Tr的源极和漏极等形成于基板210的表面区域。晶体管Tr的源极和漏极中的另一者通过贯通绝缘膜240的接触插塞231、以及贯通绝缘膜241和242的接触插塞232与布线层230连接。布线层230是用于对存储单元220供给写入的电荷、并且用于将蓄积在存储单元220中的电荷读出的布线。在逻辑电路形成区域202不设有存储单元220。在逻辑电路形成区域202设有未图示的晶体管等，形成了逻辑电路。逻辑电路例如进行DRAM形成区域201的晶体管Tr的控制等。如上所述，本实施方式的存储器件200具备耐受电压高的电容元件20，因此能够提高可靠性。此外，存储器件200也可以具备电容元件10而代替电容元件20。其他实施方式以上，基于实施方式对一个或多个方案的电容元件及其制造方法、以及图像传感器和存储器件进行了说明，但本发明不限于这些实施方式。只要不脱离本发明的主旨，则对本实施方式实施了本领域技术人员可想到的各种变形的方式以及将不同实施方式中的构成要素组合所构建的方式也包括在本发明的范围内。例如，凸部90的顶点91处的硅的含有率也可以小于1原子％，也可以大于25原子％。另外，顶点91在硅的浓度分布中可以不是深度方向的一点，可以在深度方向具有宽度。另外，例如，凸部90的顶点91也可以位于电介质层12内。另外，例如，在硅的浓度分布中也可以包括遍及到上部电极13与电介质层12的界面的两侧的凸部。即，上部电极13可以为第一电极的一个例子，下部电极11可以为第二电极的一个例子。另外，上述各实施方式在权利要求书或其均等的范围可以进行各种变更、置换、附加、省略等。

权利要求：1.一种电容元件，其具备：第一电极；第二电极，该第二电极与所述第一电极相向；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极接触，在所述第一电极中的与所述第一电极和所述电介质层的界面接触的第一部分、以及所述电介质层中的与所述界面接触的第二部分含有硅，沿着所述第一部分和所述第二部分的厚度方向的所述硅的浓度分布包含横切所述界面的凸部。2.根据权利要求1所述的电容元件，其中，所述电介质层由选自由铪的氧化物和锆的氧化物组成的组中的至少一种构成。3.根据权利要求1所述的电容元件，其中，在所述凸部中所述硅的浓度达到最大的位置位于所述第一部分内。4.根据权利要求1所述的电容元件，其中，在所述凸部中所述硅的浓度达到最大的位置处的所述硅的含有率为1原子％以上且25原子％以下。5.根据权利要求1所述的电容元件，其中，所述第一电极由选自由氮化钛和氮化钽组成的组中的至少一种构成。6.根据权利要求1所述的电容元件，其中，在所述凸部中所述硅的浓度达到最大的位置位于所述厚度方向上距离所述界面为±10nm的范围内。7.一种电容元件的制造方法，其包括下述工序：形成第一电极的工序；将所述第一电极暴露于包含硅化合物的气体中，由此使所述第一电极含有硅的工序；和在所述第一电极上形成电介质层的工序，所述含有硅的工序在所述形成电介质层的工序之前进行。8.根据权利要求7所述的电容元件的制造方法，其中，所述硅化合物为硅烷、乙硅烷、二氯硅烷、三氯化硅烷、四氯化硅和四氟化硅中的任一种。

百度查询： 松下知识产权经营株式会社 电容元件和电容元件的制造方法