买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：西安微电子技术研究所

摘要：本发明提出了一种用于雷达信号传输的多lane数据同步及重组系统与方法，在保证高带宽的条件下，实现多通道间数据的同步，保证数据关联性，同时对数据进行动态流水识别、重组等操作，实现数据监测、还原，提高了雷达信号数据的有效利用率及处理能力。

主权项：1.一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，包括接收端和发送端；接收端包括接收端口识别控制模块（1）、第一数据读写配置模块和重组模块（4）；发送端包括拆分模块（6）、第二数据读写配置模块和发送端口控制模块（7）；接收端口识别控制模块（1），用于接收外部雷达传输至接收端的多lane数据，识别数据中特殊帧头字符及帧尾字符，将接收到的数据以整帧的格式写入第一数据读写配置模块；接收端口识别控制模块（1）设置有若干个通道；第一数据读写配置模块，用于将接收到的数据根据配置信息重新分组后传入至重组模块（4）；重组模块（4），用于根据接收到数据的应用位宽，将数据进行重组，获得整帧数据，同时获取数据的帧长信息；将整帧数据和帧长信息传输至后级应用中；拆分模块（6），用于将从前级应用传入的数据根据关联状态进行拆分分组，将分组后的数据传入至第二数据读写配置模块中；第二数据读写配置模块，用于根据配置信息缓存传入的数据；发送端口控制模块（7），用于读取第二数据读写配置模块中的数据，并发送至外部雷达；发送端口控制模块（7）设置有若干个通道；第一数据读写配置模块包括第一缓存FIFO（2）、第一动态配置及读写控制模块（3）和第二缓存FIFO（8）；第一缓存FIFO（2），用于缓存接收端口识别控制模块（1）传入的数据；第一动态配置及读写控制模块（3），用于以轮询读写方式读入第一缓存FIFO（2）内的数据，同时将读入的数据根据动态配置信息写入第二缓存FIFO（8）中；第二缓存FIFO（8），用于缓存第一动态配置及读写控制模块（3）写入的数据，并传输至重组模块（4）；第二数据读写配置模块包括第二动态配置及读写控制模块（9）和第三缓存FIFO（10）；第二动态配置及读写控制模块（9），用于接收拆分模块（6）数据，并将数据根据动态配置信息写入至第三缓存FIFO（10）；第三缓存FIFO（10），用于缓存第二动态配置及读写控制模块（9）写入的数据，同时将数据传入至后续的发送端口控制模块（7）；第三缓存FIFO（10）设置有若干个通道，其通道数量和发送端口控制模块（7）的通道数量相同。

全文数据：一种用于雷达信号传输的多lane数据同步及重组系统与方法【技术领域】本发明属于雷达信号传输领域，具体涉及一种用于雷达信号传输的多lane数据同步及重组系统与方法。【背景技术】雷达，通过发射电磁波对目标进行照射并接收其回波，获取目标与雷达发射点的距离、径向速度、方位、高度等信息。其庞大的瞬时数据量、繁杂的数据种类、极高的实时性要求成为雷达信号传输处理的重点。数据统一传输，对传输的瞬时速率要求苛刻，稳定性及抗干扰性较差；数据拆分传输，则要求数据接收端具有较高实时性、有效性、同时需高质量保证拆分传输数据间的关联性，实现数据的高度还原。因此需要一种能够准确而高效传输雷达信号的系统。【发明内容】本发明的目的在于克服上述现有技术的缺点，提供一种用于雷达信号传输的多lane数据同步及重组系统与方法；在保证高带宽的条件下，实现多通道间数据的同步，保证数据的关联性。为达到上述目的，本发明采用以下技术方案予以实现：一种用于雷达信号传输的多lane数据同步及重组系统，包括接收端和发送端；接收端包括接收端口识别控制模块、第一数据读写配置模块和重组模块；发送端包括拆分模块、第二数据读写配置模块和发送端口控制模块；接收端口识别控制模块，用于接收外部雷达传输至接收端的多lane数据，识别数据中特殊帧头字符及帧尾字符，将接收到的数据以整帧的格式写入第一数据读写配置模块；接收端口识别控制模块设置有若干个通道；第一数据读写配置模块，用于将接收到的数据根据配置信息重新分组后传入至重组模块；重组模块，用于根据接收到数据的应用位宽，将数据进行重组，获得整帧数据，同时获取数据的帧长信息；将整帧数据和帧长信息传输至后级应用中；拆分模块，用于将从前级应用传入的数据根据关联状态进行拆分分组，将分组后的数据传入至第二数据读写配置模块中；第二数据读写配置模块，用于根据配置信息缓存传入的数据；发送端口控制模块，用于读取第二数据读写配置模块中的数据，并发送至外部雷达；发送端口控制模块设置有若干个通道。本发明的进一步改进在于：优选的，第一数据读写配置模块包括第一缓存FIFO、第一动态配置及读写控制模块和第二缓存FIFO；第一缓存FIFO，用于缓存接收端口识别控制模块传入的数据；第一动态配置及读写控制模块，用于以轮询读写方式读入第一缓存FIFO内的数据，同时将读入的数据根据动态配置信息写入第二缓存FIFO中；第二缓存FIFO，用于缓存第一动态配置及读写控制模块写入的数据，并传输至重组模块。优选的，所述第一缓存FIFO和第二缓存FIFO均为实例化芯片内部异步FIFO。优选的，第一缓存FIFO设置有若干个通道，其通道数量和接收端口识别控制模块的通道数量相等。优选的，接收端口识别控制模块通过要素甄别算法识别接收到数据的特殊帧头字符及帧尾字符。优选的，第二数据读写配置模块包括第二动态配置及读写控制模块和第三缓存FIFO；第二动态配置及读写控制模块，用于接收拆分模块数据，并将数据根据动态配置信息写入至第三缓存FIFO；第三缓存FIFO，用于缓存第二动态配置及读写控制模块写入的数据，同时将数据传入至后续的发送端口控制模块。优选的，第三缓存FIFO设置有若干个通道，其通道数量和发送端口控制模块的通道数量相同。优选的，第三缓存FIFO为实例化芯片内部异步FIFO。优选的，所述第一数据读写配置模块连接有第一总线接口模块；第一总线接口模块，用于传输第一数据读写配置模块分组依据的配置信息；所述第二数据读写配置模块连接有第二总线接口模块；第二总线接口模块，用于传输第二数据读写配置模块缓存依据的配置信息。一种用于雷达信号传输的多lane数据同步及重组方法，包括接收数据方法和发送数据方法；接收数据方法的步骤为：接收外部雷达传输至接收端的多lane数据，识别数据中特殊帧头字符及帧尾字符，将接收到的数据以整帧的形式根据配置信息重新分组和重组，获得新的整帧数据及数据的帧长信息；将新的整帧数据和帧长信息传输至后级应用中；发送数据方法的步骤为：将从前级应用传入的数据根据关联状态进行拆分分组后，将分组后的数据根据配置信息进行缓存，通过若干个通道发送至外部雷达。与现有技术相比，本发明具有以下有益效果：本发明提出了一种用于雷达信号传输的多lane数据同步及重组系统，该系统在保证高带宽的条件下，实现多通道间数据的同步，保证数据关联性，同时对数据进行动态流水识别、重组等操作，实现数据监测、还原，提高了雷达信号数据的有效利用率及处理能力。本发明在接收端通过接收端口识别控制模块的各通道对数据进行合法性要素甄别，独立并行执行，保证数据可靠传输同时最大程度上降低数据预处理时间。进一步的，本发明中的所有的缓存FIFO均为实例化芯片内部异步FIFO，利用异步FIFO“异写同读”的读写控制方法，将关联通道间数据进行同步，屏蔽高速收发器PMA层必然存在的不定传输延时，解决接收端中接收端口识别控制模块接收到的数据延时误差。进一步的，本发明通过第一总线接口模块和第二总线接口模块传递配置信息，使得整个系统支持可配置的数据重组方式，将通道关联状态以配置信息表方式进行传递，控制FIFO分组读写，使关联通道的缓存数据同时有效的进行重组操作。本发明还公开了一种用于雷达信号传输的多lane数据同步及重组方法，该方法分为接收数据的方法和发送数据的方法，接收数据时，需要对数据进行重组，使其满足后续应用的数据要求；发送数据时，对数据进行拆分，使数据满足雷达接收数据的要求，同时在发送端通过多个通道发送，使得数据在有效传输的同时能够达到所需的有效传输速率。【附图说明】图1为本发明的发送端的方法实现结构框图；图2为本发明的接收端的方法实现结构框图；其中：1为接收端口识别控制模块，2为第一缓存FIFO，3为第一动态配置及读写控制模块，4为重组模块，5为第一总线接口模块，6为拆分模块，7为发送端口控制模块；8为第二缓存FIFO，9为第二动态配置及读写控制模块，10为第三缓存FIFO，11为第二总线接口模块。【具体实施方式】下面结合附图对本发明做进一步详细描述，本发明公开了一种用于雷达信号传输的多lane数据同步及重组系统及方法。该系统包括接收端和发送端，接收端包括接收端口识别控制模块1、第一缓存FIFO2、第一动态配置及读写控制模块3、重组模块4、第一总线接口模块5和第二缓存FIFO8；发送端包括拆分模块6、发送端口控制模块7、第二动态配置及读写控制模块9、第三缓存FIFO10和第二总线接口模块11。发送端和接收端之间为应用模块，从雷达发送至整个系统的接收端，雷达发送的信号被接收并重组后，成为应用模块能够使用的数据应用模块将待发送数据通过发送端拆分并发送至雷达。接收端第一总线接口模块5用于对实现控制端的总线与接收端内数据的交互。外控制端的总线可通过第一总线接口模块5配置接收端口识别控制模块1在端口识别时所需的帧头、帧尾字符；也可通过第一总线接口模块5向第一动态配置及读写控制模块3写入配置信息表，传递通道关联状态，获取数据传输处理状态等。第一总线接口模块5的总线接口为wishbone总线接口，实现内部寄存器访问、配置信息表及数据状态信息的读写访问等。接收端口识别控制模块1设置有多个通道，用于接收从雷达传输至接收端的多lane数据；接收端口识别控制模块1在接收端中，用于对接受到的数据进行流水识别，以要素甄别算法识别其中的特殊帧头字符及帧尾字符，保证数据从帧头开始、以整帧的格式写入第一缓存FIFO2并进入后级处理模块，刨除残余数据；接收端口识别控制模块1中的各个通道独立并行执行，最大程度上节省了数据预处理时间。第一缓存FIFO2为实例化芯片内部异步FIFO，在接收端口识别控制模块1和第一动态配置及读写控制模块3之间，用于缓存从接收端口识别控制模块1接收到的数据，同时实现不同时间进入系统信号的同步，即跨时钟域信号同步，进而为动态配置及读写控制模块3的读写数据做准备。第一缓存FIFO2有多个通道，通道数量和接收端口识别控制模块1的通道数量相同，用于接收接收端口识别控制模块1内多个通道传回的数据。第二缓存FIFO8为实例化芯片内部异步FIFO，在第一动态配置及读写控制模块3和重组模块4之间，用于缓存第一动态配置及读写控制模块3读写配置分组后的数据。第一动态配置及读写控制模块3根据由总线接口模块5写入的配置信息表，确定第一缓存FIFO2和第二缓存FIFO2的通道间的关联状态。以状态机方式形成对其前级的各通道的第一缓存FIFO2的轮询读控制，以轮询读写方式实现前级FIFO的读操作及后级FIFO的写操作。当状态机按默认排序检测第一缓存FIFO2为非空状态时，对其发起读操作，状态机以此操作逐个轮询判断第一缓存FIFO2的空状态，并根据总线接口5传入的配置信息决定第二缓存FIFO8的写操作，将读出的数据传输写入动态配置及读写控制模块3后级的第二缓存FIFO8中。若非空则按上述方法执行读写操作，若空则连续判断等待三个时钟周期后继续向下跳转，所有第一缓存FIFO2判读操作完成后，状态机重新跳回至首个第一缓存FIFO2重新开始轮询操作；读前级的第一缓存FIFO2的同时以通道关联性为依据将第一缓存FIFO2缓存的数据进行重新分组写入后级的第二缓存FIFO8，保证关联数据同步输出至第一动态配置及读写控制模块3后级的第二缓存FIFO8。重组模块4，接收从动态配置及读写模块3同步输出的关联数据，根据数据应用位宽以自定义数据格式进行数据重组，同时识别帧头、帧尾等特殊字符，获取帧长等数据信息。另外，为使重组数据更易解析、使用，数据重组过程中在帧尾部分进行判断，若帧尾重组完成时长度并未达到应用位宽的整数倍则在帧尾后补零，以此保证帧头字符始终处于重组数据的固定位置，易于获取。帧长信息则可紧跟于整帧数据后进行传递，或通过总线接口模块5告知上层应用。接收端的工作过程接收数据的步骤：接收端口识别控制模块1接收雷达传入至接收端的多lane数据，对接收到的数据进行流水识别，以要素甄别算法识别其中的特殊帧头字符及帧尾字符，将识别出的数据从帧头开始、以整帧的格式写入第一缓存FIFO2中，使得第一缓存FIFO2中无其他残余数据；第一动态配置及读写控制模块3根据由总线接口模块5写入的配置信息表，以状态机方式形成对其前级的各通道的第一缓存FIFO2的轮询读控制同时对后级的第二缓存FIFO8进行写操作；当状态机按默认排序检测第一缓存FIFO2为非空状态时，对其发起读操作，状态机以此操作逐个轮询判断第一缓存FIFO2的空状态，并根据总线接口5传入的配置信息决定第二缓存FIFO8的写操作，将读出的数据写入动态配置及读写控制模块3后级的第二缓存FIFO8中。若非空则按上述方法执行读写操作，若空则连续判断等待三个时钟周期后继续向下跳转，所有第一缓存FIFO2判读操作完成后，状态机重新跳回至首个第一缓存FIFO2重新开始轮询操作；读前级的第一缓存FIFO2的同时以通道关联性为依据将第一缓存FIFO2缓存的数据进行重新分组写入后级的第二缓存FIFO8，保证关联数据同步输出至第一动态配置及读写控制模块3后级的第二缓存FIFO8；重组模块4接收从动态配置及读写模块3同步输出的关联数据，根据数据应用位宽以自定义数据格式进行数据重组，同时识别帧头、帧尾等特殊字符，获取帧长等数据信息，数据重组过程中在帧尾部分进行判断，若帧尾重组完成时长度并未达到应用位宽的整数倍则在帧尾后补零，重组模块4将重组后的数据传入至后级应用中，同时将帧长信息向后传递。接收端的整个工作过程中，第一缓存FIFO2、动态配置及读写模块3和第二缓存FIFO8相当于数据的预处理过程，从雷达传入的数据进行整理、排列后，使所有数据形成整齐且符合要求的数据，提高重组模块4的数据重组效率，同时第一缓存FIFO2和第二缓存FIFO8将端口处理及重组、拆分处理完全隔离分开，互不影响，增强高速信号处理的可靠性及适应性。发送端拆分模块6，用于发送端数据控制，将大规模的需发送至雷达的数据按照自定义数据格式进行拆分，与重组模块4相对应。以自定义的数据拆分重组协议，将来自前级应用的数据进行拆分分组，将应用中不同来源或同一来源不同分组数据向后级的第二动态配置及读写控制模块9传递，保证从最终的发送端口和控制模块输出数据的单一性，增强数据传输的可靠性，降低接收端数据还原的复杂度。第二动态配置及读写控制模块9作为连接拆分模块6和第三缓存FIFO10的模块，简单执行重排写操作，即当接收到拆分模块6的拆分数据后，根据第二总线接口模11传递的配置信息，将数据按照一定顺序分别写入第三缓存FIFO10中，所述一定顺序为需要轮询写入，如需从第一通道发出的数据写入第一个缓存FIFO，依此类推。第二总线接口模块11的作用与第一总线接口模块5的作用相似，用于实现控制端的总线与接收端内数据的交互。外控制端的总线可通过第二总线接口模块11向第二动态配置及读写控制模块9写入配置信息表，传递通道关联状态，获取数据传输处理状态等。第二总线接口模块11的总线接口同为wishbone总线接口，实现内部寄存器访问、配置信息表及数据状态信息的读写访问等。第三缓存FIFO10设置有多个通道，用于缓存第二动态配置及读写控制模块9写入的数据，同时将数据传入至后续的发送端口控制模块7；第三缓存FIFO10的通道数量同后续的发送端口控制模块7，发送端口控制模块7的通道数量由雷达的接收通道数量决定。第三缓存FIFO10同为实例化芯片内部异步FIFO，同时能够实现跨时钟域信号同步。第三缓存FIFO10将数据的拆分和发送隔离开，互补影响，增强高速信号处理的可靠性及适应性。发送端口控制模块7能够提供与接收端口识别控制模块1相匹配的高速收发器如GTX、SRIO等发送功能。通过插入空码等操作，进行有效数据流控管理，即可通过在发送的有效数据中插入不同数量的空码控制高速收发器中有效数据带宽。当发现第三缓存FIFO10非空且流控畅通时，读取数据并发送至雷达，否则等待。发送端的工作过程发送数据的步骤：拆分模块6将从前级应用接收到的需发送至雷达的数据按照自定义数据格式进行拆分，将应用中不同来源或同一来源不同分组数据向后级的第二动态配置及读写控制模块9传递；第二动态配置及读写控制模块9当接收到拆分模块6的拆分数据后，根据第二总线接口模块11传递的配置信息，将数据按照一定顺序分别写入第三缓存FIFO10中；第三缓存FIFO10将读入的数据传入至后续的发送端口控制模块7，发送端口控制模块7当发现第三缓存FIFO10非空且流控畅通时，读取数据并发送至雷达，否则等待。根据上述方案，用VerilogHDL语言对方法实现的逻辑设计进行描述，并完成逻辑综合与布局布线；同时，设计一款具备多路光口的高速通信验证板，包括接收板、发送板，将设计映射到可编程逻辑器件中实现，并对功能进行测试。测试结果表明本发明具有很好的可实施性，且性能满足预期。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，包括接收端和发送端；接收端包括接收端口识别控制模块1、第一数据读写配置模块和重组模块4；发送端包括拆分模块6、第二数据读写配置模块和发送端口控制模块7；接收端口识别控制模块1，用于接收外部雷达传输至接收端的多lane数据，识别数据中特殊帧头字符及帧尾字符，将接收到的数据以整帧的格式写入第一数据读写配置模块；接收端口识别控制模块1设置有若干个通道；第一数据读写配置模块，用于将接收到的数据根据配置信息重新分组后传入至重组模块4；重组模块4，用于根据接收到数据的应用位宽，将数据进行重组，获得整帧数据，同时获取数据的帧长信息；将整帧数据和帧长信息传输至后级应用中；拆分模块6，用于将从前级应用传入的数据根据关联状态进行拆分分组，将分组后的数据传入至第二数据读写配置模块中；第二数据读写配置模块，用于根据配置信息缓存传入的数据；发送端口控制模块7，用于读取第二数据读写配置模块中的数据，并发送至外部雷达；发送端口控制模块7设置有若干个通道。2.根据权利要求1所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，第一数据读写配置模块包括第一缓存FIFO2、第一动态配置及读写控制模块3和第二缓存FIFO8；第一缓存FIFO2，用于缓存接收端口识别控制模块1传入的数据；第一动态配置及读写控制模块3，用于以轮询读写方式读入第一缓存FIFO2内的数据，同时将读入的数据根据动态配置信息写入第二缓存FIFO8中；第二缓存FIFO8，用于缓存第一动态配置及读写控制模块3写入的数据，并传输至重组模块4。3.根据权利要求2所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，所述第一缓存FIFO2和第二缓存FIFO8均为实例化芯片内部异步FIFO。4.根据权利要求2所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，第一缓存FIFO2设置有若干个通道，其通道数量和接收端口识别控制模块1的通道数量相等。5.根据权利要求1所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，接收端口识别控制模块1通过要素甄别算法识别接收到数据的特殊帧头字符及帧尾字符。6.根据权利要求1-5任意一项所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，第二数据读写配置模块包括第二动态配置及读写控制模块9和第三缓存FIFO10；第二动态配置及读写控制模块9，用于接收拆分模块6数据，并将数据根据动态配置信息写入至第三缓存FIFO10；第三缓存FIFO10，用于缓存第二动态配置及读写控制模块9写入的数据，同时将数据传入至后续的发送端口控制模块7。7.根据权利要求6所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，第三缓存FIFO10设置有若干个通道，其通道数量和发送端口控制模块7的通道数量相同。8.根据权利要求6所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，第三缓存FIFO10为实例化芯片内部异步FIFO。9.根据权利要求1所述的一种用于雷达信号传输的多lane数据同步及重组系统，其特征在于，所述第一数据读写配置模块连接有第一总线接口模块5；第一总线接口模块5，用于传输第一数据读写配置模块分组依据的配置信息；所述第二数据读写配置模块连接有第二总线接口模块11；第二总线接口模块11，用于传输第二数据读写配置模块缓存依据的配置信息。10.一种用于雷达信号传输的多lane数据同步及重组方法，其特征在于，包括接收数据方法和发送数据方法；接收数据方法的步骤为：接收外部雷达传输至接收端的多lane数据，识别数据中特殊帧头字符及帧尾字符，将接收到的数据以整帧的形式根据配置信息重新分组和重组，获得新的整帧数据及数据的帧长信息；将新的整帧数据和帧长信息传输至后级应用中；发送数据方法的步骤为：将从前级应用传入的数据根据关联状态进行拆分分组后，将分组后的数据根据配置信息进行缓存，通过若干个通道发送至外部雷达。

百度查询： 西安微电子技术研究所 一种用于雷达信号传输的多lane数据同步及重组系统与方法