买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
摘要:本发明公开了基于分时复用的FPGA多通道DDC实现方法,该方法通过第一级DDC将信号的采样率初步降低,在保持第二级DDC工作速率的同时,降低输入信号的速率,实现第二级混频中的数控振荡模块和滤波器的复用。本发明以相同的资源搭建了远超传统结构的通道数目,提高资源的利用率,在消耗相同资源的情况下,实现对多个目标频率进行下变频。
主权项:1.一种基于分时复用的FPGA多通道DDC实现方法,其特征在于,所述方法包括通过两级混频实现数字下变频,具体包括:第一级DDC:通过N个数控振荡模块和抽取滤波模块将原始信号N等分然后降至零频,每个信号采样率降低至原来的1N,N个信号的总带宽保持不变,N为自然数;第二级DDC:通过M条通道对第一级混频后的信号进行数字下变频,每条通道从任意第一级混频输出的信号中选择输入信号,每条通道可以同时对N目标频率进行下变频,输出N个信号,M为自然数。
全文数据:
权利要求:
百度查询: 成都众志天成科技有限公司 基于分时复用的FPGA多通道DDC实现方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。