Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种基于单目视觉的铁道路口火车识别预警系统 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:兰州大学

摘要:本发明公开了一种基于单目视觉的铁道路口火车识别预警系统,包括摄像头,摄像头通讯连接有数据处理系统,数据处理系统通讯连接有报警装置;数据处理系统包括PL端和PS端,其中,PL是逻辑部分,为FPGA端,PS部分为ARM端。本发明铁道路口火车识别预警系统具有功率低、体积小识别速度快等优点,它可有效地避免火车撞人的情况发生;在硬件电路架构上,输入存储器采用了类似乒乓操作的结构,保证了输入数据的准确性。实现了一边传输一边处理的流式处理架构,节省了处理时间和存储空间。进行多并行化处理,相当于16核计算,从而节省等待时间,系统采用mobilenet_v1SSD算法进行目标检测,对加法计算使用kogglestone算法进行优化,减少了加法计算时间。

主权项:1.一种基于单目视觉的铁道路口火车识别预警系统,其特征在于,包括摄像头,摄像头通讯连接有数据处理系统,数据处理系统通讯连接有报警装置;摄像头用于拍摄照片,数据处理系统用于处理摄像头拍摄的照片,报警装置用当数据处理系统判断有火车驶过时进行报警;数据处理系统包括PL端和PS端,其中,PL是逻辑部分,为FPGA端,PS部分为ARM端;其中,PL端包括AccSystem单元,PS端包括fpgadrv单元、ssd_detection单元、Paddlelite单元、mobilenet_v1SSD单元、lib单元和opencv单元;AccSystem单元通讯连接fpgadrv单元,fpgadrv单元通讯连接ssd_detection单元,ssd_detection单元通讯连接lib单元、opencv单元和Paddlelite单元AccSystem单元用于对卷积部分进行了加速;fpgadrv单元为FPGA加速器在Linux端的驱动;Mobilenet_v1SSD单元用于存储SSD模型及参数;Lib单元用于存储运行demo所需的库文件;Ssd_detection单元用处存储demo源码;Opencv单元用于存储编译好的opencv库;Paddlelite单元用于装载paddle框架;还包括ConvCore模块,ConvCore模块包括din_fifo单元、ConvCompute单元和dout_fifo单元;其中din_fifo单元用于对输入数据做缓存,ConvCompute单元对卷积核的输入数据做乘加运算,dout_fifo单元用于对计算之后数据做缓存;所述din_fifo单元包括Inputfifo模块、Kernalfifo模块和Convheight计数器;Inputfifo模块进行对输入图像数据的缓存,Kernalfifo模块进行权重数据的缓存;在数据进入时,inputfifo单元对输入图像数据进行乒乓存储;Convheight计数器对每个批次kernel行数进行计数,每32bit打包成一个单元,之后通过复制32bit单元使变成512bit,最后将权重数据和图像数据进行拼接,将拼接后的结果输入到卷积计算单元;所述ConvCompute单元对于输入进来的图像数据与权重数据进行乘加操作;ConvCompute单元包括8*8乘法器单元和加法器阵列单元;其中权重数据和图像数据通过8X8乘法器单元进行乘法操作,然后结果进入到加法器阵列单元做加法计算;其中ConvHeght计数器对每个批次的kernel行数做计数操作,控制输出;所述ConvCompute单元多核并行计算的方式,即采用64个乘法器,并行地完成16个点的计算;所述加法器阵列单元做加法计算时,使用kogglestone算法进行优化;所述基于单目视觉的铁道路口火车识别预警系统采用mobilenet_v1SSD算法进行目标检测;基于单目视觉的铁道路口火车识别预警系统的数据处理流程如下:ARM端将数据按不同通道的同批次数据进行融合组装,然后每行数据为64bit,一行数据里包含16个点的数据,每个点所需要的数据按4字节进行切分组装,ConvHeight单元计算得到一行结果所需要的数据量对4字节向上取商,然后结果是按每行16个点进行输出到输出存储器,配置参数中仅配置计算深度和结果深度,ARM端需要先配置每个批次的kernel,然后将数据进行分片通过AXI总线转Avalon总线传输到FPAG端的加速核,加速核一边接受数据一边进行卷积计算,传输完成后,通过读状态寄存器得知数据是否处理完成,然后读回到ARM端重组数据;ARM端的输入存储器为2行存储结构,共128字节的存储器,而Kernel存储器为512行存储器,输出存储器为4096行存储器,存储65536个结果点数;在Avalon总线选择器,将Avalon地址线扩展到18bit的长度,在ARM端映射地址扩展到了4194304字节,而在FPGA端输入存储器只占了128字节,从而优化了Avalon总线地址映射选择的规则,且输入存储器采用类似乒乓操作的结构,保证了输入数据的准确性,实现了一边传输一边处理的流式处理架构,驱动程序中将需要卷积的数据进行通道融合和卷积核归一化,即任何卷积计算都视为1*1*多通道的卷积计算,提高卷积加速核的通用性。

全文数据:

权利要求:

百度查询: 兰州大学 一种基于单目视觉的铁道路口火车识别预警系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。