龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
摘要：一种基于FPGA的任意阶FIR滤波器的实现方法，实现的FIR滤波器阶数不受分块数量的限制。本方法对FIR滤波器进行分块设计，并设计相应数量的ROM存储器、RAM存储器和乘法器。通过合理设计分块数量和存储器深度，做到所有存储器地址统一控制。在每个FPGA工作时钟的上升沿，完成滤波系数与待滤波信号的卷积，每个采样点的滤波运算可以在一个采样周期内计算完成。本发明提供的方法将FIR滤波器分块并行处理，对每块串行处理，兼顾了运算速度与资源消耗，并且性能优于电子设计软件的IP核。
主权项：1.一种基于FPGA的任意阶FIR滤波器的实现方法，其特征在于步骤如下：1设计任意阶FIR滤波器，阶数N无需与后续步骤的其他变量成倍数关系；2根据FIR滤波器阶数N、待滤波信号的采样率fs、FPGA工作时钟fc和乘法器的流水线级数k，确定FIR滤波器的分块数量M；3将FIR滤波器系数分为M部分，各部分包含的滤波器系数的数量分别为n1、n2、…、nM；4设计M个ROM存储器，依次编号1，2，…，M，分别存储FIR滤波器系数的M个部分；5设计M个RAM存储器，依次编号1，2，…，M；6设计M个乘法器，依次编号1，2，…，M；7在采样时钟的上升沿，将待滤波信号写入1号RAM的当前地址，各个ROM存储器的地址清零；8在每个FPGA工作时钟的上升沿，从各个ROM存储器中读取当前地址的数据放入对应编号的乘法器的1端口中，从各个RAM存储器中读取当前地址的数据放入对应编号的乘法器的2端口中；9对全部M个乘法器的运算结果求和，并与本次滤波运算之前的各次相乘求和结果进行累加；10各个ROM存储器的地址指针加一，各个RAM存储器的地址指针减一；11重复执行n1次步骤8-10，第n1次不执行步骤10，进入步骤12；12各个RAM存储器当前地址处的数据同时向后一个RAM传递；13对本次滤波运算最后一次累加结果进行截位，得到本次滤波运算结果；14重复执行步骤7-13，得到各个采样点数据的滤波结果。
全文数据：
权利要求：
百度查询： 北京航天控制仪器研究所 一种基于FPGA的任意阶FIR滤波器的实现方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号