买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

摘要：本发明涉及CMOS图像传感器设计技术领域，具体涉及应用于CIS的Flash‑SS两步式ADC电路、模块。本发明公开了Flash‑SSADC，包括：比较器部、码值转换部、电压抬升部、数字校准部。本发明一方面基于2bitFlashADC进行2bit粗量化来提高转换速度，采用共享部分电路的方式减少面积与功耗；另一方面，基于9bitSSADC进行9bit细量化，运用斜坡发生器产生差分斜坡，与比较器部的两个比较器进行时分复用，在不额外增加面积的前提下进一步缩短了一半的细量化时间。本发明解决了现有SSADC应用在CMOS图像传感器中量化速度偏慢的问题。

主权项：1.一种应用于CIS的Flash-SS两步式ADC电路，其特征在于，用于对输入信号Vin进行11bit量化；其中，Vin为单列像素信号；11bit量化的过程包括：2bit粗量化及校准、9bit细量化及校准；所述应用于CIS的Flash-SS两步式ADC包括：比较器部，其包括：3个比较器Comp1～Comp3、3个D触发器DFF1～3、开关阵列一；Comp1、Comp2、Comp3用于在2bit粗量化时生成3bit温度计码；DFF1、DFF2、DFF3用于锁存3bit温度计码；Comp1、Comp2还用于在9bit细量化时生成比较信号P1、比较信号P2；开关阵列一用于控制Comp1、Comp2的输入；其中，在2bit粗量化时，Comp1的输入包括：输入信号Vin、阵列电压VH，Comp2的输入包括：输入信号Vin、参考电压VREF2，Comp3的输入包括：输入信号Vin、参考电压VREF1；在9bit细量化时，Comp1的输入包括：抬升信号Vin+、抬升信号Vramp1+，Comp2的输入包括：抬升信号Vramp2+、抬升信号Vin+；码值转换部，其包括：编码器、开关阵列二、电阻阵列；编码器用于将锁存的3bit温度计码转换成2bit的二进制码、并作为校准前的粗量化结果；电阻阵列的一端加载有VH，另一端加载有阵列电压VL；电阻阵列用于对VH、VL进行分压以生成VREF1、VREF2；开关阵列二用于将电阻阵列与粗量化电压抬升部连接，并依据二进制码控制电阻阵列的接通以生成粗量化抬升电压Vrise；电压抬升部，其包括：3个采样电容CH0～CH2、开关阵列三、斜坡发生器；斜坡发生器用于提供斜坡信号Vramp1、Vramp2、Vx；Vramp1和Vramp2为一组互补差分斜坡，Vx是与Vramp1、Vramp2最低值相等的固定值；开关阵列三用于控制CH0、CH1、CH2的充放电，并基于Vrise、Vramp1、Vramp2、Vx、Vin生成Vramp1+、Vramp2+、Vin+；以及数字校准部，其包括：逻辑电路、两个锁存器Latch1～Latch2、校准器、9位计数器；逻辑电路用于依据P1、P2生成输出信号Counter_run、翻转判断信号L1；Latch1、Latch2的使能端连接Counter_run；Latch1、Latch2与9位计数器连接，用于在Counter_run控制下对9位计数器的计数数据进行锁存、并作为校准前的细量化结果；校准器用于对校准前的粗量化结果、校准前的细量化结果进行校准，以组成11bit量化结果。

全文数据：

权利要求：

百度查询： 安徽大学 应用于CIS的Flash-SS两步式ADC电路、模块