Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

多通道的NAND FLASH差错控制方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:上海航天测控通信研究所

摘要:本发明提供了一种多通道NANDFLASH差错控制方法,包括:对输入数据按通道数N进行分组后进行交织;将N通道的数据按通道进行异或生成校验数据;将校验数据和N组通道数据形成N+1组通道数据分别进行并行加扰;将N+1组数据分别进行BCH并行编码,数据按FLASH的页长进行分块,编码后存储在存储阵列中,存储阵列由N+1颗FLASH存储芯片组成,与N+1组数据一一对应;读取存储阵列中N+1组数,分别进行并行BCH译码,并给出译码“是否成功”状态;将N+1组数据分别进行并行解扰;根据译码“是否成功”状态,对N+1组数据进行容错控制;将完成差错控制的数据进行解交织恢复。本发明从抑制、纠错、替换三个维度采取设计措施降低了NANDFLASH的误码率。

主权项:1.一种多通道的NANDFLASH差错控制方法,其特征在于,包括:S1:对输入数据按通道数N进行分组生成N组通道数据,将通道数据按照通道数N进行交织;S2:将交织后的N组通道数据按通道数进行按位异或生成校验数据;S3:将校验数据和交织后的N组通道数据形成N+1组通道数据分别进行并行加扰;S4:加扰后,将校验数据和交织后的N组通道数据分别进行BCH并行编码,并按FLASH存储芯片的页长进行分块后存储在存储阵列中,所述存储阵列包括N+1颗FLASH存储芯片,N+1颗FLASH存储芯片与编码后的N+1组通道数据一一对应;S5:读取存储阵列中N+1组通道数据,对编码后的N+1组通道数据分别进行并行BCH译码,并给出译码是否成功的状态;S6:将译码的N+1组通道数据分别进行并行解扰;S7:根据所述译码是否成功的状态,对解扰的N+1组通道数据进行容错控制;S8:将完成差错控制的通道数据进行解交织恢复。

全文数据:

权利要求:

百度查询: 上海航天测控通信研究所 多通道的NAND FLASH差错控制方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。