Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

基于单条进位链的直接比较型FPGA-ADC装置 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:明峰医疗系统股份有限公司

摘要:本发明提供了一种基于单条进位链的直接比较型FPGA‑ADC装置,涉及医学影像设备技术领域,包括标定信号发生器、低通滤波电路、比较器、时钟发生器、进位链时间测量模块、细时间编码电路、粗时间计数器、非线性修正电路和脉冲宽度计算电路等。时钟发生器产生采样时钟,经过低通滤波电路后与输入模拟信号通过FPGA内部比较器进行比较,得到待测脉冲。待测脉冲的宽度可近似与输入模拟信号的幅度成正比,测量其脉宽即可完成模数变换。本发明基于FPGA芯片逻辑代码和片外简单阻容离散器件(低通滤波器),能实现低成本、低功耗、高集成度以及高性能的百兆量级采样率的ADC,对整个探测器甚至PET系统具有较大的意义。

主权项:1.一种基于单条进位链的直接比较型FPGA-ADC装置,其特征在于:包括时钟发生器,由系统时钟驱动,用于产生模数采样时钟和时间测量采样时钟;低通滤波电路,用于将时钟发生器产生的模数采样时钟进行低通滤波;比较器,用于将低通滤波后的信号与输入的模拟信号进行比较,得到待测脉冲信号;标定信号发生器,用于在系统初始化时,通过与系统时钟非同源时钟驱动产生大量待测脉冲信号并进行细时间测量;进位链时间测量模块,包含多个进位单元,每个进位单元包含多个抽头,通过时间测量采样时钟锁存抽头电平,各抽头不同的电平状态代表待测脉冲到达的时间信息;细时间编码电路,待测脉冲前后沿在不同时刻进位链抽头上的状态不同,通过细时间编码电路对各抽头状态进行编码得到待测脉冲信号前后沿的细时间戳信息;粗时间计数器,用于计算得到待测脉冲前后沿的粗时间戳信息,获得较大的脉宽测量动态范围;脉冲宽度计算电路,用于将得到的前后沿时间做差,得到所测脉冲信号的宽度;还包括打包逻辑,待测脉冲前后沿的粗时间戳信息,通过打包逻辑对粗细时间戳进行合并获得待测信号前后沿的时间信息;其中后沿时间减去前沿时间即可得到脉冲信号宽度。

全文数据:

权利要求:

百度查询: 明峰医疗系统股份有限公司 基于单条进位链的直接比较型FPGA-ADC装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。