买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
申请/专利权人:华羿微电子股份有限公司
摘要:本发明公开了一种低栅极电荷屏蔽栅MOSFET器件及其制作方法,将器件有源区部分沟槽区域的源极多晶硅或者栅极多晶硅通过接触孔与源极金属层相连,使得该部分区域不参与整个器件的导通,能够有效降低器件的栅极电荷,同时由于沟槽下方屏蔽栅的存在可以保障器件有足够击穿电压。该器件在中高压领域具有极大优势,当器件有源区50%的区域采用此种技术将使得器件的FOM最优值降低~46.5%(以150V耐压器件为例),从而最终使得器件最优值FOM降低并且拥有更高的性价比。该器件的制作方法能够很好的与现有屏蔽栅型MOSFET器件制造工艺兼容,因此不会带来不可实现工艺的技术瓶颈,具有很高的转化价值。
主权项:1.一种低栅极电荷屏蔽栅MOSFET器件,其特征在于,包括N+衬底;N-外延层,所述N-外延层设置于所述N+衬底上,所述N-外延层沿沟槽延伸方向划分为A区、B区和C区;沟槽,所述沟槽刻蚀形成于所述N-外延层上表面,所述沟槽的数量为2n-1个,其中,n为不小于2的正整数,所述沟槽包括依次间隔设置的第一类沟槽和第二类沟槽,所有所述第二类沟槽均夹设于相邻两个所述第一类沟槽之间;所述第一类沟槽和所述第二类沟槽分布于所述A区内的部分均淀积有源极多晶硅;所述第一类沟槽分布于B区和C区的部分从下到上淀积有隔离的源极多晶硅和栅极多晶硅,所述第二类沟槽分布于B区和C区内的部分淀积有源极多晶硅,或所述第二类沟槽分布于所述B区和所述C区内的部分从下到上淀积有隔离的源极多晶硅和栅极多晶硅,或所述第二类沟槽分布于所述B区和所述C区内的部分从下到上淀积有接触的源极多晶硅和栅极多晶硅;栅氧化层,所述栅氧化层生成于所述N-外延层表面、所有所述沟槽的表面、所述栅极多晶硅与其对应的沟槽侧壁之间以及所述第一类沟槽内的源极多晶硅与栅极多晶硅之间;P体区,所述P体区注入形成于所述N-外延层;N+源区,所述N+源区注入形成于有源区域内的P体区表面;隔离层,所述隔离层淀积形成于所述N-外延层上表面;接触孔,所述接触孔包括分别设置于所述A区、所述B区以及所述C区的第一接触孔、第二接触孔和第三接触孔;所述A区和所述C区均设置有源极金属层,所述B区设置有栅极金属层;所述第一接触孔用于连接所述A区内的源极多晶硅和源极金属层;所述第二接触孔用于连接所述第一类沟槽布于所述B区内的栅极多晶硅和栅极金属层;若所述第二类沟槽分布于所述C区内的部分仅淀积有源极多晶硅,所述第三接触孔用于连接分布于所述C区内的P体区和源极金属层,或所述第三接触孔用于分别连接分布于所述C区内的P体区、源极多晶硅和源极金属层;若所述第二类沟槽分布于所述C区内的部分淀积有源极多晶硅和栅极多晶硅,所述第三接触孔用于分别连接分布于所述C区内的P体区、栅极多晶硅和源极金属层。
全文数据:
权利要求:
百度查询: 华羿微电子股份有限公司 一种低栅极电荷屏蔽栅MOSFET器件及其制作方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。