买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：群联电子股份有限公司

摘要：本发明提供一种参考时脉信号产生方法、存储器存储装置和连接接口单元，其用于存储器存储装置，所述方法包括：从主机系统接收第一类信号；根据所述第一类信号的频率产生第一控制参数；在接收到所述第一类信号之后，从所述主机系统接收第二类信号；根据所述第二类信号的频率产生第二控制参数；以和根据所述第二控制参数产生符合第一条件的参考时脉信号。藉此，可增加产生参考时脉信号的效率。

主权项：1.一种参考时脉信号产生方法，用于存储器存储装置，其特征在于，所述参考时脉信号产生方法包括：从主机系统接收第一类信号；追踪所述第一类信号的频率并根据所述第一类信号的频率追踪结果产生第一控制参数；在接收到所述第一类信号之后，从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号；根据所述第二类信号的频率及所述第一控制参数产生第二控制参数；根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉信号用以产生具有预定频率的特定时脉信号；在接收所述第一类信号之前，从所述主机系统接收初始信号；以及根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。

全文数据：参考时脉信号产生方法、存储器存储装置和连接接口单元技术领域[0001]本发明涉和一种频率追踪技术，尤其涉和一种参考时脉信号产生方法、存储器存储装置和连接接口单元。背景技术[0002]数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块例如，快闪存储器具有数据非易失性、省电、体积小，以和无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。[0003]基于成本考量，部分的存储器装置设置有震荡电路来取代石英震荡器以产生时脉信号。但是，由震荡电路产生的时脉信号的频率可能受到内部因素例如，驱动电压电流偏移或外部因素例如，环境温度变化干扰而变动。因此，为了与主机系统进行沟通，存储器装置会将自身的时脉频率调整至与主机系统的数据信号的频率相同或，接近）。例如，在通用串行总线UniversalSerialBus,USB2.0的传输接口中，存储器装置可通过追踪来自主机系统的讯框起始StartOfFrame,S0F封包的频率来调整自身的时脉频率。或者，在通用串行总线3.0的传输接口中，存储器装置可通过追踪来自主机系统的低频率周期信号LowFrequencyPeriodicSignaling，LFPS的频率来调整自身的时脉频率。然而，这些频率追踪机制都仅能追踪单一类型的信号例如，S0F信号或LFPS信号的频率，使用上缺乏弹性，且所需时间较久。发明内容[0004]本发明提供一种参考时脉信号产生方法、存储器存储装置和连接接口单元，可增加产生参考时脉信号的效率。[0005]本发明的一范例实施例提供一种参考时脉信号产生方法，其用于存储器存储装置，所述参考时脉信号产生方法包括:从主机系统接收第一类信号;根据所述第一类信号的频率产生第一控制参数;在接收到所述第一类信号之后，从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号;根据所述第二类信号的频率产生第二控制参数；以和根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉信号用以产生具有预定频率的特定时脉信号。[0006]在本发明的一范例实施例中，所述的参考时脉信号产生方法还包括:在接收所述第一类信号之前，从所述主机系统接收初始信号；以和根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。[0007]在本发明的一范例实施例中，所述存储器存储装置相容于串行高级技术附件SerialAdvancedTechnologyAttachment,SATA标准。[0008]本发明的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块和存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述连接接口单元用以从所述主机系统接收第一类信号，其中所述连接接口单元还用于根据所述第一类信号的频率产生第一控制参数，其中在接收到所述第一类信号之后，所述连接接口单元还用于从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号，其中所述连接接口单元还用于根据所述第二类信号的频率产生第二控制参数，其中所述连接接口单元还用于根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉信号用以产生具有预定频率的特定时脉信号。[0009]在本发明的一范例实施例中，在接收所述第一类信号之前，所述连接接口单元还用于从所述主机系统接收初始信号，其中所述连接接口单元还用于根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。[0010]本发明的另一范例实施例提供一种连接接口单元，其用于存储器存储装置，所述连接接口单元包括接收端电路与参考时脉产生电路。所述接收端电路用以从主机系统接收第一类信号。所述参考时脉产生电路连接所述接收端电路并且用以根据所述第一类信号的频率产生第一控制参数，其中在接收到所述第一类信号之后，所述接收端电路还用于从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号，其中所述参考时脉产生电路还用于根据所述第二类信号的频率产生第二控制参数，其中所述参考时脉产生电路还用于根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉fg号用以广生具有预定频率的特定时脉信号。[0011]在本发明的一范例实施例中，在接收所述第一类信号之前，所述接收端电路还用于从所述主机系统接收初始信号，其中所述参考时脉产生电路还用于根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。[0012]在本发明的一范例实施例中，所述第一类信号接续于所述初始信号传输，且所述第二类伯号接续于所述第一类信号传输。[0013]在本发明的一范例实施例中，所述初始信号用于所述存储器存储装置与所述主机系统之间的交握操作。[0014]在本发明的一范例实施例中，所述初始信号为频外out-of-band,00B信号。[0015]在本发明的一范例实施例中，所述第一控制参数是基于所述初始控制参数而获得。[0016]在本发明的一范例实施例中，所述第二类信号接续于所述第一类信号传输。[0017]在本发明的一范例实施例中，所述第二控制参数是基于所述第一控制参数而获得。[0018]在本发明的一范例实施例中，所述第一控制参数与所述第二控制参数都用以调整所述参考时脉信号的频率。[0019]在本发明的一范例实施例中，所述连接接口单元相容于串行高级技术附件标准。[0020]基于上述，本发明可追踪来自主机系统的至少两种类型的信号的频率，并据以产生控制参数。然后，所产生的控制参数可用于产生参考时脉信号。相对于传统追踪单一种信号的频率来调整自身参考时脉信号的频率的作法，本发明的参考时脉信号产生方法、存储器存储装置和连接接口单元，可增加产生参考时脉信号的效率，并且在频率追踪上也较有效率。[0021]为让本发明的上述特征和优点陡更明显易懂，下文特举实施例，并配合附图作详细说明如下。’n、附图说明[0022]图1是根据本发明的一范例实施例所不出的主机系统、存储器存储装置和输入输出（IO装置的示意图。[0023]图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置和1〇装置的示意图。[0024]图3是根据本发明的另一范例实施例所不出的主机系统与存储器存储装置的示章®〇心、[0025]图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。[0026]图5疋根据本发明的一旭例实施例所不出的追踪多种类型的信号的频率的示意图。”、[0027]图6是根据本发明的一范例实施例所示出的初始信号的示意图。[0028]图7是根据本发明的一范例实施例所示出的第一类信号的$音阁[0029]图8是根据本发明的—范例实施例所示出的连接接^示章^勸—賴雛麵示出的懸鱗軸号产^獅流程图。[0032]10:存储器存储装置；[0033]11:主机系统；[0034]110:系统总线；[0035]111:处理器；[0036]112:随机存取存储器；[0037]113:只读存储器；[0038]114:数据传输接口；[0039]I2:输入输出（IO装置；[0040]20:主机板；[0041]201:U盘；[0042]202:记忆卡；[0043]203:固态硬盘；[0044]204:无线存储器存储装置；[0045]2〇5:全球定位系统模块；[0046]206:网络接口卡；[0047]207:无线传输装置；[0048]208:键盘；[0049]209:屏幕；[0050]210:喇叭；[0051]32:SD卡；[0052]33:CF卡；[0053]34:嵌入式存储装置；[0054]341:嵌入式多媒体卡；[0055]342:嵌入式多芯片封装存储装置；[0056]402:连接接口单元；[0057]404:存储器控制电路单元；[0058]406:可复写式非易失性存储器模块；[0059]Signal一0、Signal—1、Signal—2、Signal—Rx、Signal—Clk、Signal一Tx:信号；[0060]Stage_0:阶段0;[0061]Stage_l:阶段1;[0062]Stage_2:阶段2;[0063]601:突波；[0064]602:间隙；[0065]1'_1、1'_2和1'_3:时间宽度；[0066]810:接收端电路；[0067]820:参考时脉产生电路；[0068]821:追踪电路；[0069]822:时脉数据回复电路；[0070]830:发射端电路；[0071]S901:步骤从主机系统接收初始信号）；[0072]S902:步骤根据所述初始信号的频率产生初始控制参数）；[0073]S903:步骤从主机系统接收第一类信号）；[0074]S904:步骤根据所述第一类信号的频率产生第一控制参数）；[0075]S905:步骤从所述主机系统接收第二类信号）；[0076]S906:步骤根据所述第二类信号的频率产生第二控制参数）；[0077]S907:步骤根据所述第二控制参数产生符合第一条件的参考时脉信号）。具体实施方式[0078]一般而言，存储器存储装置（也称，存储器存储系统包括可复写式非易失性存储器模块（rewritablenon-volatilememorymodule与控制器也称，控制电路）。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。[0079]图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置和输入输出（IO装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置和IO装置的示意图。[0080]请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器（random33〇6881116111。1'7，1^1^112、只"^存储器1'61〇11171116111〇1'7",1?0^1113和数据传输接口114。处理器111、随机存取存储器112、只读存储器113和数据传输接口114都连接至系统总线systembus11〇〇[0081]在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置1〇或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与IO装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至IO装置12或从IO装置12接收输入信号。[0082]在本范例实施例中，处理器111、随机存取存储器112、只读存储器113和数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114,主机板2〇可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是u盘201、记忆卡202、固态硬盘SolidStateDrive，SSD203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯（NearFieldCommunication,NFC存储器存储装置、无线传真WiFi存储器存储装置、蓝牙Bluetooth存储器存储装置或低功耗蓝牙存储器存储装置例如，iBeaccm等以各式无线通讯技术为基础的存储器存储装置。此外，主机板2〇也可以通过系统总线110连接至全球定位系统GlobalPositioningSystem，GPS模块205、网络接口卡206、无线传输装置207、键盘208、屏幕2〇9、喇叭210等各式IO装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。[0083]在一范例实施例中，所提和的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置3〇可为其所使用的安全数字（SecureDigital，SD卡32、小型快闪（CompactFlash，CF卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡（embeddedMultiMediaCard,e丽C341和或嵌入式多芯片封装（embeddedMultiChipPackage，eMCP存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。[0084]图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。[0085]请参照图4,存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。[0086]连接接口单元402用以将存储器存储装置10连接至主机系统11。在本范例实施例中，连接接口单兀402是相容于串彳丁局级技术附件（SerialAdvancedTechnologyAttachment,SATA标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并行高级技术附件ParallelAdvancedTechnologyAttachment，PATA标准、电气和电子工程师协会（InstituteofElectricalandElectronicEngineers,IEEE1394标准、高速周边零件连接接口（PeripheralComponentInterconnectExpress,PCIExpress标准、通用串行总线UniversalSerialBus,US©标准、SD接口标准、超高速一代UltraHighSpeed-I，UHS-I接口标准、超高速二代（UltraHighSpeed-II，UHS-II接口标准、记忆棒MemoryStick，MS接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器UniversalFlashStorage，UFS接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口（IntegratedDeviceElectronics,IDE标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。[0087]存储器控制电路单元404用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。[0088]可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元SingleLevelCell,SLONAND型快闪存储器模块即，一个存储单元中可存储1个二进制位的快闪存储器模块）、多阶存储单元MultiLevelCell,MLCNAND型快闪存储器模块即，一个存储单元中可存储2个二进制位的快闪存储器模块）、复数阶存储单元（TripleLevelCell，TLCNAND型快闪存储器模块（S卩，一个存储单元中可存储3个二进制位的快闪存储器模块）、其他快闪存储器模块或其他具有相同特性的存储器模块。[0089]在本范例实施例中，可复写式非易失性存储器模块406中的每一个存储单元是以电压（以下也称为临界电压）的改变来存储一或多个二进制位。具体来说，每一个存储单元的控制栅极controlgate与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作也称为“把数据写入至存储单元”或“程序化programming存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个二进制位。[0090]在本范例实施例中，可复写式非易失性存储器模块406的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字符线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的二进制位，则同一条字符线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效二进制位LeastSignificantBit，LSB是属于下实体程序化单元，并且一存储单元的最高有效二进制位MostSignificantBit，MSB是属于上实体程序化单元。一般来说，在MLCNAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。[0091]在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面page或是实体扇sector。若实体程序化单元为实体页面，则此些实体程序化单元通常包括数据二进制位区与冗余redundancy二进制位区。数据二进制位区包含多个实体扇，用以存储使用者数据，而冗余二进制位区用以存储系统数据例如，错误更正码等管理数据）。在本范例实施例中，数据二进制位区包含32个实体扇，且一个实体扇的大小为512二进制位组byte，B。然而，在其他范例实施例中，数据二进制位区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。也艮口，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块block。[0092]在本范例实施例中，连接接口单元402会从主机系统11接收多种不同类型的信号并分别追踪track所述多种不同类型的信号的频率。然后，根据频率追卩示结果，连接接口单元4〇2会产生符合特定条件也称为第一条件的参考时脉信号。在本范例实施例中，符合第一条件的参考时脉信号是指参考时脉信号的频率相同于来自主机系统11的信号的频率；而不符合第一条件的参考时脉信号则是指参考时脉信号的频率不相同于来自主机系统11的信号的频率。或者，在另一范例实施例中，符合第一条件的参考时脉信号是指参考时脉信号的频率与来自主机系统11的信号的频率之间的差值小于一预设值;而不付合弟一条件的参考时脉信号是指参考时脉信号的频率与来自主机系统11的信号的频率之间的差值不小于所述预设值。在一范例实施例中，若所产生的参考时脉信号的频率已锁定lock于来自主机系统11的信号的频率，则可视为己产生符合所述第一条件的参考时脉信号;反之，若所产生的参考时脉信号的频率尚未锁定于来自主机系统11的信号的频率，则可视为尚未产生符合所述第一条件的参考时脉信号。[0093]在本范例实施例中，所述来自主机系统11的信号可能是用于传输至少一指令例如，数据写入指令或数据删除指令等各式主机指令和或相应于所述指令的数据例如，欲存取的数据与逻辑地址等的数据信号。例如，所述指令可能会包括特定的指令码与逻辑地址代码等等。在一范例实施例中，所述来自主机系统I1的信号也可包括来自主机系统11的其他信号。[0094]在本范例实施例中，所述参考时脉信号可用于产生具有一预定频率的时脉信号也称为特定时脉信号）。例如，所述特定时脉信号的频率即，预定频率相同于所述参考时脉信号的频率。在一范例实施例中，所述特定时脉信号的电压准位不同于所述参考时脉信号的电压准位。例如，所述特定时脉信号可经由对参考时脉信号执行升压或降压而获得。在一范例实施例中，所述特定时脉信号与所述参考时脉信号之间具有一相位差。例如，所述特定时脉信号可经由延迟所述参考时脉信号而获得。所述参考时脉信号或特定时脉信号可用于取样来自主机系统11的数据信号或用于产生欲传输至主机系统11的数据信号。例如，传送至主机系统11的数据信号可用于传送主机系统11所欲读取的数据或任意相应于来自主机系统11的指令的回应response。此外，在另一范例实施例中，所述参考时脉信号或特定时脉信号也可以供存储器存储装置10中的部分电子电路使用。[0095]图5是根据本发明的一范例实施例所示出的追踪来自主机系统的多种类型的信号的频率的不意图。[0096]请参照图5,在本范例实施例中，连接接口单元4〇2会追踪在阶段0即，stage_0、阶段1即，stage_l和阶段2即，stage_2中从主机系统11接收的信号的频率。在阶段〇中，连接接口单元402会从主机系统11接收一特定类型的信号（也称为初始信号）Signal_0。在阶段1中，连接接口单元402会从主机系统11接收另一特定类型的信号也称为第一类信号）Signal_l。此外，在阶段2中，连接接口单元402会从主机系统11接收又一特定类型的信号也称为第二类信号）Signal_2。信号Signal_0、信号Signa1_l和信号Signal_2的类型各不相同。须注意的是，在此提和的信号类型不同，可以是指信号的脉波波形waveform不同、脉波样式pattern不同、脉波组成方式不同、频率不同和或用途不同等各种可用于区分不同类型的信号的比较基准。[0097]在本范例实施例中，信号Signal_0为频外（outofband，00B信号。此外，信号Signal_0是对应于主机系统11与存储器存储装1〇之间传输信号Signal_2前的交握handshake操作。例如，在主机系统11与存储器存储装置1〇的一连线建立阶段（即，阶段0，主机系统11与存储器存储装置1〇会利用信号Signal_0执行一个交握操作，以确保主机系统11与存储器存储装置10之间的一连结状态。在本范例实施例中，SignalJ可包含C0MRESET信号、C0MINIT信号和C0MWAKE信号等至少3种类型的频外信号。例如，在所述交握操作中，主机系统11会传送一个C0MRESET信号给存储器存储装置10。例如，所述COMRESET信号用于指示存储器存储装置10执行一硬重置hardreset。在接收到COMRESET信号之后，连接接口单元402会传送一个COMINIT信号给主机系统11。例如，所述COMINH信号用于向主机系统11请求通讯初始化communicati〇ninitializationX0MINIT信号可能相同或相似于COMRESET信号。在接收到C0MINIT信号之后，主机系统11会传送一个C0MWAKE信号给存储器存储装置1〇。此外，存储器存储装置10也可能传送所述C0MWAKE信号给主机系统11。[0098]图6是根据本发明的一范例实施例所示出的初始信号的示意图。[0099]请参照图6,在本范例实施例中，信号SignalJ是包含多个突波burst601与多个间隙（gap602的频外信号，其中每一个突波以斜线标示。例如，在COMRESET信号与C0MINIT信号中，一个突波601的时间宽度T_1约为106奈秒ns，而一个间隙602的时间宽度T_2则约为320奈秒;而在C0MWAKE信号中，时间宽度T^与乙2都约为1〇6奈秒。然而，时间宽度Tj与T_2也可能随实务上的需求而变动，本发明不加以限制。此外，在本范例实施例中，信号Signal_0为差动differential信号，其由振幅相同且相位相反的两个信号组成。须注意的是，在其他未提和的范例实施例中，信号SignalJ也可以为其他类型的信号并具有其他的波形和或频率等，而不限于频外信号的信号类型。[0100]在本范例实施例中，连接接口单元402会在阶段0中追踪信号SignalJ的频率。例如，在一范例实施例中，连接接口单元402会在阶段0中追踪所述频外信号中COMRESET信号的频率。或者，在另一范例实施例中，连接接口单元402则可在阶段0中追踪所述频外信号中COMRESET信号、C0MINW信号和C0MWAKE信号中至少一者的频率。[0101]在完成阶段0的频率追踪操作之后，主机系统11会进入下一个阶段（即，阶段1。在阶段1中，主机系统11会开始传送信号Signal」。须注意的是，信号Signal_l的类型与信号SignalJ的类型不同。例如，相对于图6的范例实施例中信号SignalJ为差动信号，信号Signalj并不是差动信号，而是具有稳定频率和或稳定振福的一个时脉信号或，〇1交错信号）。此外，在本范例实施例中，信号Signalj也称为D10.2信号。[0102]在本范例实施例中，连接接口单元402也会在阶段1中持续追踪信号Signal_l的频率。须注意的是，在阶段1中，若已完成信号Signal_l的频率追踪操作，连接接口单元4〇2会传送一个对齐align信号未不出给主机系统11。在识别出所述对齐信号之后，主机系统11会停止传送信号Signalj并且进入下一阶段（即，阶段2。此外，若未识别出所述对齐信号，则主机系统11会持续传送信号Signal_l。[0103]图7是根据本发明的一范例实施例所示出的第一类信号的示意图。[0104]请参照图7，在主机系统11识别出来自存储器存储装置10的对齐信号之前，主机系统11会持续传送信号Signal_l给存储器存储装置10。在本范例实施例中，信号Signal—1为D10.2信号，其包含多个交错排列的逻辑高或，逻辑1与逻辑低（或，逻辑〇。此外，信号Signalj的频率约为1.56也。须注意的是，在其他未提和的范例实施例中，信号3181^1一1也可以为其他类型的信号并具有其他的波形和或频率等，而不限于D10.2信号的信号类型。[0105]在进入阶段2之后，主机系统11会开始传送信号Signal_2。在本范例实施例中，信号Signal_2为来自主机系统11的数据信号。例如，在经过阶段0与阶段1之后，主机系统11会发送信号Signal_2以传输指示存储器存储装置10执行特定操作的指令与对应于此指令的数据。例如，所述特定操作可以是数据写入操作或数据删除操作等各式主机系统11可能会指示存储器存储装置10执行的操作。此外，在本范例实施例中，连接接口单元402也会在阶段2中追踪信号Signal_2的频率。[0106]在本范例实施例中，阶段0、阶段1和阶段2是连续地发生。例如，信号Signalj是接续于信号Signal_0传输，且信号Signal_2是接续于信号Signal_l传输。然而，在另一范例实施例中，阶段〇、阶段1和阶段2中的任两个阶段之间也可以包括用于传送其他信号的其他阶段。例如，在另一范例实施例中，信号Signal_l不是接续于信号SignalJ传输，和或信号Signal_2不是接续于信号Signal_l传输。[0107]在本范例实施例中，存储器存储装置10会在阶段0、阶段1和阶段2中分别回传相应的回应信号给主机系统11。例如，在阶段0中，连接接口单元402会传送相应于所执行的交握操作的信号例如，COMINIT信号给主机系统11，以告知主机系统11可进入下一阶段。例如，在阶段1中，连接接口单元402也会传送D10.2信号与包含对齐信号的数据信号给主机系统11，其中对齐信号用以告知主机系统11可进入下一阶段。此外，在阶段2中，连接接口单元402会传送对应于特定指令的执行结果的数据信号给主机系统11。例如，对应于来自主机系统11的数据读取指令，连接接口单元402会在阶段2中传送带有根据此数据读取指令所读取的数据的数据信号。具体的信号收发机制可参考图5,但其非用于限制本发明。[0108]在本范例实施例中，在阶段〇、阶段1和阶段2内执行的频率追踪操作是用于决定一或多个控制参数，并且所述控制参数是用以控制或调整由连接接口单元402产生的参考时脉信号的频率。须注意的是，所述控制参数会通过在所述不同阶段中执行的频率追踪操作而被持续地修正。例如，在追踪信号Signal_0的频率之后，连接接口单元402会根据所追踪的信号Signa1J的频率产生一个初始参数也称为初始控制参数）。例如，初始控制参数可视为是所述控制参数的一个初始值。[0109]在追踪信号Signal_l的频率之后，连接接口单元402会根据所追踪的信号Signal—1的频率来产生另一个控制参数也称为第一控制参数）。第一控制参数可以是直接产生或基于初始控制参数而获得。例如，在一枢例实施例中，根据所追踪的信号Signal_l的频率，连接接口单元402会将初始控制参数调整为第一控制参数。[0110]在追踪信号Signal—2的频率之后，连接接口单元402会进一步根据所追踪的信号Signal_2的频率产生又一个控制参数也称为第二控制参数。第二控制参数可以是直接产生或基于第一控制参数而获得。例如，在一范例实施例中，根据所追踪的信号Signal_2的频率，连接接口单元402会将第一控制参数调整为第二控制参数。[0111]根据第二控制参数，连接接口单元4〇2会产生符合第一条件的参考时脉信号。例如，在持续调整所述控制参数的操作中，连接接口单元4〇2根据所述控制参数产生的参考时脉信号的频率会越来越接近来自主机系统11的信号的频率。在一范例实施例中，连接接口单元402会通过阶段2的频率追踪操作将所产生的参考时脉信号的频率锁定在信号Signal2的频率。[0112]在本范例实施例中，连接接口单元402具有一振荡器未示出）且不具有石英振荡器crystaloscillator。连接接口单元402的振荡器可以是压控振荡器或数字振荡器并且用以产生所述参考时脉信号。例如，若所述振荡器是压控振荡器，则所述控制参数是指用于控制压控振荡器所输出的参考时脉信号的频率的控制电压。或者，若所述振荡器是数字振荡器，则所述控制参数是指用于控制数字振荡器所输出的参考时脉信号的频率的控制码。[0113]从另一角度来看，在阶段0中，连接接口单元402执行频率追踪操作的一目标信号是信号Signal_0，并且连接接口单元402会根据信号SignalJ的频率追踪结果来产生所述初始控制参数。在阶段1中，连接接口单元4〇2执行频率追踪操作的目标信号切换为信号Signal_l，并且连接接口单元402会根据信号Signal_l的频率追踪结果来产生所述第一控制参数。然后，在阶段2中，连接接口单元402执行频率追踪操作的目标信号进一步切换为信号Signal_2,并且连接接口单元402会根据信号Signal_2的频率追踪结果来产生所述第二控制参数。[0114]在一范例实施例中，在阶段0中对于所述控制参数的调整的精细度低于在阶段1和或阶段2中对于所述控制参数的调整的精细度;而在阶段1中对于所述控制参数的调整的精细度也低于在阶段2中对于所述控制参数的调整的精细度。其中，所述精细度对应于控制参数的一个调整级距。例如，在阶段〇中，对于控制参数的调整操作可视为一粗调操作，其使用相对最大的调整级距来调整所述控制参数，从而可初略地将第一信号的频率控制在目标信号的频率附近的一预设范围内；在阶段1中，对于控制参数的调整操作可视为一粗调结合微调操作，其使用次大的调整级距来调整所述控制参数，从而可基于更佳的精细度进一步将第一信号的频率从所述预设范围内控制到更加接近目标信号的频率;在阶段2中，对于控制参数的调整操作可视为一微调操作，其使用相对最小的调整级距来调整所述控制参数，从而可基于更低的误差最高的精细度使第一信号的频率锁定于或趋近于）目标信号的频率。[0115]须注意的是，虽然上述范例实施例都是以连续追踪信号Signal_0、Signalj和Signal_2的频率并根据频率追踪结果来产生相应的控制参数作为范例，然而，在另一范例实施例中，连接接口单元402也可以仅追踪信号Signal_0的频率与信号Signal_2的频率即，不追踪信号Signal_l的频率）。或者，在又一范例实施例中，连接接口单元402也可以仅追踪信号Signal_l的频率与信号Signal_2的频率（即，不追踪信号SignalJ的频率）。然后，连接接口单元402再根据频率追踪结果来产生所述控制参数。[0116]须注意的是，虽然在前述范例实施例中信号SignalJ可被视为初始信号、信号signal_l可被视为第一类信号并且信号signal_2可被视为第二类信号，然而，对于这些信号的分类也可以视实务上的需求而调整。例如，在图5的另一范例实施例中，信号signal_〇与信号signalj中的一部分或其组合也可被称为第一类信号，和或信号signal_l与信号signal_2中的一部分或其组合也可被称为第二类信号。例如，在仅追踪信号Signal_0的频率与信号Signal_2的频率（S卩，不追踪信号Signal_l的频率）的一范例实施例中，信号Signal_0将会被视为是上述第一类信号，而非初始信号。[0117]图8是根据本发明的一范例实施例所示出的连接接口单元的示意图。[0118]请参照图8，在本范例实施例中，连接接口单元402包括接收端电路810、参考时脉产生电路820和发射端电路83〇。参考时脉产生电路820连接至接收端电路810与发射端电路830。接收端电路810用以接收来自主机系统ii的信号Signai_Rx。参考时脉产生电路82〇用以接收接收端电路810的输出信号并据以产生信号Signal_Clk即，参考时脉信号）。须注意的是，参考时脉产生电路820会在多个阶段中追踪来自主机系统U的多种信号的频率并根据频率追踪结果调整用于控制信号Signal_clk的频率的控制参数，使得信号Signal_clk的频率锁定或，趋近于来自于主机系统11的至少一种类型的信号的频率。[0119]在本范例实施例中，参考时脉产生电路820包括追踪电路821与时脉数据回复电路822。追踪电路821连接至时脉数据回复电路822。以图5为例，追踪电路821用以追踪来自于主机系统11的信号Signal_0和或信号Signal_l的频率;而时脉数据回复电路822则用以追踪来自于主机系统11的信号Signal_2的频率。例如，在图5的阶段0和或阶段1中，追踪电路821会被启动以经由接收端电路810接收来自于主机系统11的信号并执行频率追踪操作。然后，在图5的阶段2中，追踪电路821会被关闭并且时脉数据回复电路822会被启动以经由接收端电路S10接收来自于主机系统11的信号并执行频率追踪操作。[0120]须注意的是，在图8的一范例实施例中，是假设用以根据所述控制参数例如，初始控制参数、第一控制参数和第二控制参数来产生信号Signal_Clk的振荡器是位于时脉数据回复电路822内。因此，追踪电路821会将信号Signal_0和或信号Signalj的频率追踪结果传送给时脉数据回复电路822。时脉数据回复电路822会响应于信号Signal_0和或信号Signalj的频率追踪结果来设定所述控制参数例如，将所述控制参数设定为初始控制参数或第一控制参数）。然后，根据信号Signal_2的频率追踪结果，时脉数据回复电路822会进一步更新所述控制参数例如，将所述控制参数设定为第二控制参数）。根据更新后的控制参数（即，第二控制参数），信号SignalJ：lk的频率即可被锁定在趋近于）信号Signal_2的频率。此外，在另一范例实施例中，用以根据所述控制参数来产生信号Signal_Clk的振荡器也可以设置在时脉数据回复电路822的外，故追踪电路821与时脉数据回复电路822会分别根据频率追踪结果提供相应的控制参数给所述振荡器以产生信号Signal_Clk。[0121]在本范例实施例中，发射端电路830会接收信号Signal_Clk并根据信号Signal_Clk来调制信号Signal_0ut以产生信号SignalJTx。例如，发射端电路830可直接使用信号Signal_Clk来调制信号Signal_0ut以产生信号Signal_Tx。或者，发射端电路83〇可使用根据信号Signal_Clk而产生的特定时脉信号来调制信号Signal_0ut以产生信号Signal_Tx。发射端电路830会将信号Signal_Tx传送至主机系统11。例如，信号Signal_Tx可为图5的一范例实施例中连接接口单元402在阶段1〜3中任一阶段传送给主机系统11的信号。此外，在一范例实施例中，信号Signal_Clk或根据信号Signal_Clk而产生的特定时脉信号也可用于取样在图5的阶段2中来自主机系统11的数据信号（即，信号Signal_2。[0122]在一范例实施例中，时脉数据回复电路822是适用或，专用）于追踪并锁定高速信号例如，高速数据信号）的频率。相反地，追踪电路821则适用或，专用于追踪并锁定非高速信号的频率。例如，在一范例实施例中，所述高速信号是指频率高于5GHz的信号或，数据信号），而所述非高速信号则是指频率低于5GHz的信号。然而，在另一范例实施例中，用来区别高速信号与非高速信号的频率或，频率门槛值也可以是更高（例如，10GHz或更低例如，4GHz，本发明不加以限制。[0123]须注意的是，虽然上述范例实施例都是以追踪串行高级技术附件SATA标准下主机系统11与存储器存储装置10之间传输的多种信号作为范例，然而，在另一范例实施例中，随着主机系统11与存储器存储装置10之间的连接接口标准改变，所追踪的主机系统11与存储器存储装置10之间传输的多种信号的类型也可能有所不同。换言之，只要可以通过追踪两种以上的信号的频率来持续产生或更新用于控制参考时脉信号的频率的控制参数即属于本发明的范畴。[0124]图9是根据本发明的一范例实施例所示出的参考时脉信号产生方法的流程图。[0125]请参照图9,在步骤S901中，从主机系统接收初始信号。在步骤S902中，根据所述初始信号的频率产生初始控制参数。在步骤％〇3中，从主机系统接收第一类信号。在步骤S9〇4中，根据所述第一类信号产生第一控制参数。例如，第一控制参数可以是直接产生或基于初始控制参数而获得。在步骤S905中，从所述主机系统接收第二类信号，其中第一类信号不同于第二类信号。在步骤S906中，根据所述第二类信号的频率产生第二控制参数。例如，第二控制参数可以是直接产生或基于第一控制参数而获得。在步骤S907中，根据所述第二控制参数产生符合第一条件的参考时脉信号。须注意的是，在图9的另一范例实施例中，步骤S901与步骤S902也可以被略过，使得所述参考时脉信号产生方法从步骤S903开始执行即可。[0126]然而，图9中各步骤己详细说明如上，在此便不再赘述。值得注意的是，图9中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。[0127]综上所述，本发明可追踪来自主机系统的至少两种类型的信号的频率，并据以产生控制参数。然后，所产生的控制参数即可用于产生符合第一条件的参考时脉信号。相对于传统追踪单一种信号的频率来调整参考时脉信号的频率的作法，本发明的信号产生方法、存储器存储装置和连接接口单元，可增加产生参考时脉信号的效率，并且在频率追踪上也较有效率。[0128]虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

权利要求：丄.一种参考时脉信号产生方法，用于存储器存储装置，其特征在于，所述参考时脉侣号产生方法包括：从主机系统接收第一类信号；根据所述第一类信号的频率产生第一控制参数；在接收到所述第一类信号之后，从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号；根据所述第二类信号的频率产生第二控制参数;以和、1根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉伝号用以产生具有预定频率的特定时脉信号。2.根据权利要求1所述的参考时脉信号产生方法，其特征在于，还包括：在接收所述第一类信号之前，从所述主机系统接收初始信号；以和根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。3.根据权利要求2所述的参考时脉信号产生方法，其特征在于，所述第一类信号接续于所述初始信号传输，且所述第二类信号接续于所述第一类信号传输。4.根据权利要求2所述的参考时脉信号产生方法，其特征在于，所述初始信号用于所述存储器存储装置与所述主机系统之间的交握操作。i5.根据权利要求4所述的参考时脉信号产生方法，其特征在于，所述初始信号为频外侣号。6.根据权利要求2所述的参考时脉信号产生方法，其特征在于，所述第一控制参数是基于所述初始控制参数而获得。7.根据权利要求1所述的参考时脉信号产生方法，其特征在于，所述第二类信号接续于所述第一类信号传输。8.根据权利要求1所述的参考时脉信号广生方法，其特征在于，所述第二控制参数是基于所述第一控制参数而获得。9.根据权利要求1所述的参考时脉信号产生方法，其特征在于，所述第一控制参数与所述第二控制参数都用以调整所述参考时脉信号的频率。10.根据权利要求1所述的参考时脉信号产生方法，其特征在于，所述存储器存储装置相容于串行高级技术附件标准。11.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元;以和存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述连接接口单元用以从所述主机系统接收第一类信号，其中所述连接接口单元还用于根据所述第一类信号的频率产生第一控制参数，其中在接收到所述第一类信号之后，所述连接接口单元更用以从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号，其中所述连接接口单元还用于根据所述第二类信号的频率产生第二控制参数，其中所述连接接口单元还用于根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉信号用以产生具有预定频率的特定时脉信号。12.根据权利要求11所述的存储器存储装置，其特征在于，在接收所述第一类信号之前，所述连接接口单元还用于从所述主机系统接收初始信号，其中所述连接接口单元还用于根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。13.根据权利要求12所述的存储器存储装置，其特征在于，所述第一类信号接续于所述初始信号传输，且所述第二类信号接续于所述第一类信号传输。14.根据权利要求12所述的存储器存储装置，其特征在于，所述初始信号用于所述存储器存储装置与所述主机系统之间的交握操作。15.根据权利要求14所述的存储器存储装置，其特征在于，所述初始信号为频外信号。16.根据权利要求12所述的存储器存储装置，其特征在于，所述第一控制参数是基于所述初始控制参数而获得。17.根据权利要求11所述的存储器存储装置，其特征在于，所述第二类信号接续于所述第一类信号传输。18.根据权利要求11所述的存储器存储装置，其特征在于，所述第二控制参数是基于所述第一控制参数而获得。19.根据权利要求11所述的存储器存储装置，其特征在于，所述第一控制参数与所述第二控制参数都用以调整所述参考时脉信号的频率。20.根据权利要求11所述的存储器存储装置，其特征在于，所述连接接口单元相容于串行高级技术附件标准。21.—种连接接口单元，用于存储器存储装置，其特征在于，所述连接接口单元包括：接收端电路，用以从主机系统接收第一类信号；以和参考时脉产生电路，连接所述接收端电路并且用以根据所述第一类信号的频率产生第一控制参数，其中在接收到所述第一类信号之后，所述接收端电路还用于从所述主机系统接收第二类信号，其中所述第一类信号不同于所述第二类信号，其中所述参考时脉产生电路还用于根据所述第二类信号的频率产生第二控制参数，其中所述参考时脉产生电路还用于根据所述第二控制参数产生符合第一条件的参考时脉信号，其中所述参考时脉信号用以产生具有预定频率的特定时脉信号。22.根据权利要求21所述的连接接口单元，其特征在于，在接收所述第一类信号之前，所述接收端电路还用于从所述主机系统接收初始信号，其中所述参考时脉产生电路还用于根据所述初始信号的频率产生初始控制参数，其用以调整所述参考时脉信号的频率。23.根据权利要求22所述的连接接口单元，其特征在于，所述第一类信号接续于所述初始信号传输，且所述第二类信号接续于所述第一类信号传输。24.根据权利要求22所述的连接接口单元，其特征在于，所述初始信号用于所述存储器存储装置与所述主机系统之间的交握操作。25.根据权利要求24所述的连接接口单元，其特征在于，所述初始信号为频外信号。26.根据权利要求22所述的连接接口单元，其特征在于，所述第一控制参数是基于所述初始控制参数而获得。27.根据权利要求21所述的连接接口单元，其特征在于，所述第二类信号接续于所述第一类信号传输。28.根据权利要求21所述的连接接口单元，其特征在于，所述第二控制参数是基于所述第一控制参数而获得。29.根据权利要求21所述的连接接口单元，其特征在于，所述第一控制参数与所述第二控制参数都用以调整所述参考时脉信号的频率。30.根据权利要求21所述的连接接口单元，其特征在于，所述连接接口单元相容于串行高级技术附件标准。

百度查询： 群联电子股份有限公司 参考时脉信号产生方法、存储器存储装置和连接接口单元